Community

Cadence類比與混合訊號系列線上活動已圓滿落幕，在此為您準備精彩視頻重播，集結四場Cadence技術專家開講，深入解析與探討引領業界的類比與混合訊號技術產品，協助您的設計更精進、提升生產力！ 本系列影片由Cadence 類比與混合訊號專家團隊演說，不論您是否錯過先前線上研討會，亦或想重溫演講內容，只要簡單註冊Cadence.com 成為線上會員，所有豐富訊息即可信手拈來! 1. 主題: 高效類比IC設計與驗證良方 &n...

CadenceLIVE, Cadence’s annual user conference, has been a great platform for Cadence technology users, developers, and industry experts to connect, share ideas and best practices solve design challenges, and inspire design creativity. This...

This Blog shows how the Virtuoso Module Generators provide a way to generate multiple Pcell instances into a complex, highly matched, structured array and how you can control the routing style and generate internal routing geometry. In addition, you get an insight into Floorplanner that consists of automatic...

Today, I'm covering two of the biggest chips presented at the recent HOT CHIPS. Ponte Vecchio, Intel's enormous graphics chip intended to be used in Argonne National Laboratories' supercomputer Aurora. And the latest developments from Cer...

Today is the GF Technology Summit, what used to be called GTC in previous years. GF is, of course, GlobalFoundries. We also announced this morning that the Pegasus Verification System has been certified by GF on its 12LP, 12LP+, and 22FDX processes. ...

本記事は 2021年8月のMicrowave Product Digestに投稿した記事 を翻訳したものです。 RF系および部品の設計からCadence VSSおよびRohde＆Schwarz VSESIM-VSSソフトウェアを使用した実装まで by Dr.Gent Paparisto and David Vye, Cadence and Markus Loerner, Rohde & Schwarz 　 　電子設計自動化（EDA）ソフトウェアを使用した解析は、...

I came across a question on a social media site about how to know when the absolute maximum ratings for a component have been exceeded? In other words, how do you identify components that are stressed due to power dissipation, increase in junction te...

今年可說是半導體產業重要的一年，因為電子產品供需失衡、晶片短缺的情況，讓我們更體認到肩負半導體晶片開發的工作，對全世界來說有多麼重要，而如何協助全球經濟向前邁進，也是我們身為半導體產業一份子的使命! 每年由Cadence所舉辦的CadenceLIVE使用者大會是一年一度的半導體盛會，集結Cadence合作夥伴、業界專家、技術用戶及開發人員，精采呈現技術趨勢與創新應用演講。今年即將在10月7日(四) 線上舉辦，只需要您立即點選下方報名連結並準時參加，您將成為半導體科技競逐一員，見證風起...

Okay, you are probably not going to have to build a data center. But you might well be involved in designing chips that go in data centers. Or looking at IP for data centers. Or worrying about some aspect of design tools for advanced nodes, much of w...

You may be thinking, "He's not Marc Tombroff" and "What's this how I mesh?" First, Marc Tombroff is my new friend and colleague here at Cadence. He was the GM at Numeca prior to their acquisition by Cadence and he and I no...

This morning, at a workshop at the AI Hardware Summit, Cadence is laying out details of its AI strategy and a new way that the product line of Tensilica processors will be structured going forward. On Wednesday morning, Sanjive Agarwal...

https://youtu.be/7gCLOVo1XQQ Made at Tesla Factory, Fremont (camera Ziyue Zhang) Monday: Labor Day Tuesday: HOT CHIPS: The Next-Generation of General-Purpose Compute Wednesday: NOT CHIPS: Tesla's Project Dojo Thursday: New Cerebrus...

How much do you know about Brazil? Probably, like me, not that much. And most of that has to do with football. Or Caipirinhas. One thing that I know that a lot of people apparently do not is that the local language is not Spanish but Portuguese. In f...

There's just one problem with summer interns. As soon as you get to know them, they have to return to school. This loss is not diminished by the fact that ours (and probably yours too) had to work remotely this summer. (Which is still better than...

Cerebrus is Cadence's new machine learning-enabled digital design environment. When we announced the product in July, I covered it in my post Cerebrus: The Future of Intelligent Chip Design . Coming up on September 16 at 10:00am PDT is a new webin...

Tomorrow morning, Cadence's Travis Carrigan and Nick Wyman will be participating in NASA's Advanced Modeling and Simulation (AMS) Seminar series when they share some of our latest progress in adaptive mesh generation. Here are the details of ...

Nope, NOT CHIPS is not a misprint. Tesla didn't present at HOT CHIPS. But they did have an AI Day just a couple of days later. What their team presented was pretty mind-blowing. There was a lot of stuff about self-driving software, training, and ...

'Virtuoso Meets Maxwell' はVirtuoso RFソリューションとVirtuoso MultiTechの機能及びその潜在能力の紹介を目的としたブログの連載です。ではどのようにVirtuosoがMaxwellと出会うのでしょうか。現在、VirtuosoプラットフォームはRF設計をサポートしており、RF設計者は物理的な放射の影響をマクスウェルの方程式で測ります。この連載では、有益なソフトウェアの改善点にスポットを当てて解説するだけでなく、VirtuosoのIC...

That’s a wrap! One week and two different CFD events in the automotive world and Cadence participated and presented at both. AutoCFD-2 This year's AutoCFD event (aka 2nd Automotive CFD Prediction Workshop ) was rich in results and analyses f...

It's Friday, the weekend is upon us, and it's time for This Week in CFD. I am particularly grateful because today is one of Cadence's Global Recharge Days on which we can take a little R&R and step back from the work-from-home grind. ...

At the recent HOT CHIPS, the first day opened with the chips that you first think of when you hear the word processor. These are the next generation of chips from the likes of Intel, AMD, and IBM. There were lots of other chips too, such as Arm's Neo...

第3回目となる今回のブログでは、メジャーアップデートでの最大の新機能をご紹介します。本連載の第1回と第2回では、パフォーマンスの向上からグラフィックキャンバスの改善まで、さまざまな機能をご紹介しました。基本製品のアップデートや、オプションノード Silicon Layout の上級者向けアイテムなど、様々なアイテムをご用意しています。 今回の Allegro® Package Designer Plus のアップデートでは、配線と電源供給ソリューションに加え、GDS製造出力に高度な特定のマ...

先週は、主に製造工程を対象とした新機能をご紹介しました。レイヤベースのデガス処理の改善、鋭角補正、そしてオリジナルのデザインに対して意図した製造マスクのレイアウト対レイアウト比較を行うツールなどです。 ここで、別のクラスの改善点を見てみましょう: それは、デザインへの視覚的なアクセスを改善しながら、時間を節約できるものです。キャンバス上でのデザインの見え方や移動の速さから、既存のデザインで使用していた正常なメモリー ダイスタックを新しいデザインに再利用することまで、皆さんがワクワクするようなアイ...

17.4-2019リリースのHotFix 019のダウンロードとインストールが可能になりました。今回のリリースは、3回目のメジャーアップデートとなり、多数のバグフィックス、エンハンスメント、新機能が追加されています。私はついに、それらについて皆さんとお話しできることに興奮しています。それでは、Allegro® Package Designer Plusでのパッケージデザイン体験を向上させる最大のアイテムをご紹介します。 レイヤーベースのデガッシング（脱ガス） 今回のアップデートの中で、私...

ICパッケージの設計サイクルがますます短くなっている今日、配線の問題をできるだけ早期に発見して修正することがほぼ必須となっており、シミュレーションは設計サイクルに不可欠な要素となっています。レイアウトエンジニアは、インピーダンス値の変化や近接する信号による高いカップリングを調べることにより、レイアウトの誤りを迅速かつ正確に発見したいと考えています。しかし残念ながら、レイアウトエンジニアは一般的に、高価で複雑なシグナルインテグリティツールに触れる機会がありません。さらに、プロジェクトの締め切りに追...