<?xml-stylesheet type="text/xsl" href="https://community.cadence.com/cfs-file/__key/system/syndication/rss.xsl" media="screen"?><rss version="2.0" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:slash="http://purl.org/rss/1.0/modules/slash/" xmlns:wfw="http://wellformedweb.org/CommentAPI/"><channel><title>3D-ICおよびヘテロジニアスインテグレーションによる高度なAIスケーリング</title><link>/cadence_blogs_8/b/cadence-japan/posts/3d-ic-ai</link><description>AIおよびハイパフォーマンスコンピューティング（HPC）設計が最先端プロセスノードへと進化するにつれて、設計イノベーションは個々のダイの枠を超え、3D-IC技術によって実現されるマルチダイ や ヘテロジニアスインテグレーションへと、一層拡大しています。しかし、従来のモノリシックチップを超えるには、先端パッケージングだけでは不十分です。システム全体の複雑性が増しても、設計成立の予測性を確保しながら確実に実装・量産へつなげられる設計手法が必要となります。本ブログでは、ケイデンスがTSMCと連携（※１</description><dc:language>en-US</dc:language><generator>Telligent Community 13</generator></channel></rss>