定制IC芯片设计

Virtuosity: Virtuoso Design Intent支持多语言注释

Mate Zamori — Wed, 13 Sep 2023 18:07:00 GMT

ICADVM20.1 ISR20 开始，用户可以使用普通话、日语、印度语等非拉丁字符的语言来编写 Design Intent 中的注释。(read more)

高精度的电磁分层建模

Claudia Roesch — Wed, 01 Dec 2021 13:25:00 GMT

当下5G、汽车电子和物联网日益增长的市场需求，加快了半导体技术和集成电路的发展。特别是先进CMOS工艺和锗化硅（SiGe）双极器件的高截止频率，使得利用较低的掩模成本实现高频性能和高集成度的毫米波电路成为可能。(read more)

Virtuoso Meets Maxwell: 标准库组件的定义

Tyler — Wed, 10 Nov 2021 12:35:00 GMT

The Allegro Package Designer 产品线提供IC 封装从创意到生产所需的一切，它可以从Virtuoso环境通过Virtuoso MultiTech Framework调用。(read more)

Virtuoso Meets Maxwell：通过库实现系统分析和物理实现

Guru Rao — Tue, 26 Oct 2021 12:15:00 GMT

欢迎阅读这篇博文了解如何创建组件和padstack库，以用于以Virtuoso 平台为驱动的多工艺流程。本文所描述的工具类似图书管理员的工作，它们必须通过各种途径来组装组件IP，并创建可供设计人员使用的视图及文档。(read more)

Virtuoso Meets Maxwell: 如何在RF Module中进行走线和键合线的全 3D 分析

jgrad — Mon, 11 Oct 2021 11:38:00 GMT

对包含键合线IC的RF模组进行电磁场分析，一个重要的任务就是捕获封装和键合线中间的耦合。阅读这篇博客可以让您知道如何通过Virtuoso RF Solution快速方便有效地实现这个目的。(read more)

Virtuoso Meets Maxwell: Virtuoso RF Solution快速入门

Claudia Roesch — Mon, 09 Aug 2021 19:00:00 GMT

不同种类的模组设计之间的集成趋势引起了PCB 设计风格的流程正向IC设计风格的流程转变。对于任何一个先进的模组设计流程而言，多芯片封装的跨结构设计和验证都必不可少。Cadence 是领导和引领这一变革的先驱者，为了应对5G、汽车和物联网快速增长所带来的市场挑战，Cadence将 MultiTech Framework广泛运用于 Virtuoso Design Environment中。(read more)

Virtuoso Meets Maxwell: 从系统的角度思考—— 行业领先的IC与IC封装设计/验证工具间互操作性的优势

danbaldwin — Wed, 02 Jun 2021 16:12:00 GMT

当下大多数的模拟，射频和混合信号设计都要求在不同衬底工艺上集成多颗IC，以达到所需的性能。异构元件集成方法可以帮助设计师实现单片SoC不容易实现的设计结果。与此同时，异构集成方法也给当下设计师们带来了一系列的新挑战。(read more)

Virtuoso Video Diary: “Training Bytes” 助推知识传播—第5部分

Parula — Thu, 27 May 2021 11:40:00 GMT

2021年Knowledge Booster 系列博客，我们将介绍如何修改相关参数来解决Spectre Simulation DC的收敛问题和报错问题。(read more)

Virtuoso Meets Maxwell: 跨平台流程的模式-- 统一库

deeptig — Mon, 17 May 2021 14:12:00 GMT

目前，将使用不同工艺的元件集成在一起似乎是一件神奇的事情，但是它允许设计人员使用新的工艺，在衬底上将验证过的旧节点设计组合在一起，从而降低了同质片上系统(SOC)集成的成本。传统的外包装配测试（OSAT）供应商及IC 供应商都绞尽脑汁为用户提供最佳集成方法，例如扇出式晶圆级（Fan-Out Wafer-Level）封装技术，它可用于构建更小更高效的系统。(read more)

Virtuoso Meets Maxwell：Virtuoso RF解决方案新功能之Dynamic Voiding

skai — Mon, 10 May 2021 10:40:00 GMT

虽然SiP Layout Option是封装设计最完整的解决方案之一，但是Virtuoso RF解决方案给designer提供了在Virtuoso平台实现封装版图设计的选择，并且其支持的功能还在持续增加。这使得IC 和封装可以在同一个设计平台实现，并且 Virtuoso 用户可以在其熟悉的设计环境中进行封装版图设计。这种创新的协同设计环境不仅缩短了设计周期，也消除了手动对齐IC和封装时易出错的问题。另外，因为Virtuoso 平台和SiP Layout 之间的互通性，设计人员可以根据自己需求自由切换设计平台。对于同一设计，为了便于设计师切换不同工具进行设计，必须确保大多数功能都同时适用于Virtuoso平台和SiP Layout。Cadence 一直致力开发一款流畅且用户友好的设计流程，到目为止，VRF在这个方向上进展还不错。(read more)

Virtuoso Video Diary: “Training bytes” 助推知识传播—第4部分

Parula — Tue, 13 Apr 2021 13:39:00 GMT

我们生活在一个日趋复杂的世界中，尽可能的使用和组合各种工具及平台，以及其它的可用功能，这对于我们而言至关重要. 在此博客中，我们将介绍如何使用Spectre Simulation 平台快速获得最优结果.(read more)

Virtuoso Meets Maxwell：为什么没有提到引线键合IC？

Steve PDK Lee — Mon, 29 Mar 2021 13:33:00 GMT

当今的许多模拟，RF和混合信号设计都要求在同一模组内部集成多个不同工艺的IC，以实现所需的性能目标。设计师使用异构器件集成方法能够获得单片IC (SoC) 设计上不容易达到的结果。与此同时对设计师而言，异构集成也是全新的挑战。(read more)

Virtuoso Meets Maxwell：跨结构电磁提取功能- 简化IC、封装和电路板耦合的任务

jgrad — Mon, 15 Mar 2021 14:14:00 GMT

当您在设计RFICs或RF模块时，如果只分析IC或模块上的电磁行为，那么可能会造成结果缺失。即使IC的电磁行为已达到其规格要求，也很容易将其耦合至模块周边的走线上，从而影响我们的判断。因此，只有IC和模块组合而成的电磁模型才能确保我们的系统按预期运行。通常对于我们说，组装IC 和封装几何形状是非常繁琐且容易出错的。我们必须手动从各个不同的平台调取数据，并且将其组装成3D模型。甚至有时每次设计迭代时，我们还需要手动重复这些步骤。.(read more)

Virtuoso Meets Maxwell: EM 全视图提取功能

jgrad — Wed, 24 Feb 2021 21:11:00 GMT

摘要：本博客介绍了Virtuoso RF 解决方案的全视图（full cellview）提取功能，允许用户提取一个完整布局视图的3D S参数模型用。欲知更多，请继续阅读(read more)

Virtuoso Video Diary: “Training bytes” 助推知识传播—第3部分

Parula — Fri, 05 Feb 2021 08:01:00 GMT

摘要：当今，在单个设计中使用多种测试平台比以往任何时候都更为重要。因此在接下来的博客中，我们将介绍与Virtuoso ADE Product Suite 相关的使用技巧及提示，涵盖Virtuoso ADE Explorer, Virtuoso ADE Assembler 和Virtuoso ADE Verifier 等.(read more)