<?xml-stylesheet type="text/xsl" href="https://community.cadence.com/cfs-file/__key/system/syndication/rss.xsl" media="screen"?><rss version="2.0" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:slash="http://purl.org/rss/1.0/modules/slash/" xmlns:wfw="http://wellformedweb.org/CommentAPI/"><channel><title>ASCENT: 回路図とPCBレイアウトを同期させる</title><link>/cadence_blogs_8/b/jpcbd/posts/ascent-pcb-646727165</link><description>デザインの開発とメンテナンスを成功させるためには、回路図とPCBレイアウトの変更を追跡し、どのバージョンの回路デザインデータがPCBレイアウトにロードされたかの判断を可能にする、何らかの手段が必要です。
Allegro&amp;reg; Pulseで管理された環境では、ネットリストを受け渡すため回路図とPCBレイアウトをリンクすることにより、両者を簡単に同期させることができます。両者がリンクすると、Pulseは、PCBレイアウトに反映された回路図のバージョンと、回路図にバックアノテーションされたPCBレ...</description><dc:language>en-US</dc:language><generator>Telligent Community 12</generator></channel></rss>