PCB、IC封装：设计与仿真分析

3D-IC 热设计新挑战：RISC-V 多核 SoC 如何通过功能分区优化散热？

2026-08-19T07:40:00Z

随着 AI 推理、高性能计算（HPC）以及 RISC-V 多核架构快速发展，芯片计算能力不断提升，但热管理问题却逐渐成为影响性能释放的关键瓶颈。传统 2D SoC 虽然持续受益于先进工艺节点，但布线拥塞、功耗密度增加以及散热能力受限等问题愈发明显。为了突破这些限制，3D-IC、混合键合（Hybrid Bonding）和背面供电网络（BSPDN）等先进封装技术正成为半导体行业重点关注方向。为什么 3D-IC 会带来新的热设计挑战？ 3D 堆叠技术通过将多个裸片垂直集成，显著缩短信号传输距离，提...(read more)

存储接口设计为何不能再忽略电源噪声？

2026-08-18T08:46:00Z

从“信号完整性”走向“兼顾电源影响的信号完整性分析” 随着 DDR4、LPDDR4 等高速存储接口速率持续提升，工程师面临的挑战已不仅是阻抗控制和布线优化，更重要的是在分析信号的同时，将电源分配网络（PDN）对系统性能的影响纳入考虑。传统信号完整性（SI）分析往往假设电源和地网络是理想的，但在实际系统中，大量数据线同步切换会产生同步开关噪声（SSN），导致电源轨和地轨出现电压波动，进而影响时序裕量和数据可靠性。图1：理想与非理想 PDN 假设...(read more)

为什么只做 SI 或 PI 仿真，已经不足以支撑高速设计签核？

2026-08-17T08:30:00Z

随着 SerDes、DDR5、224Gbps 高速链路等技术快速发展，PCB 设计中的信号完整性（SI）与电源完整性（PI）之间的关系越来越紧密。然而，许多工程师的分析流程仍停留在“SI 归 SI、PI 归 PI”的阶段，导致一些关键问题难以在签核前被发现。Cadence 白皮书指出，未来的高速设计验证，必须从传统的 SI 分析升级到“兼顾电源影响”分析。高速设计正在进入“电源影响时代” 过去三十年，高速数字系统的数据速率...(read more)

电动汽车电源模块设计：如何同时解决可靠性与安全性问题？

2026-08-14T08:30:00Z

随着电动汽车续航里程和快充需求不断提升，功率器件正向更高电压、更高电流和更高功率密度演进。但与此同时，电源模块的可靠性挑战也愈发严峻。一个看似微小的封装缺陷或散热问题，都可能导致系统失效，甚至影响整车安全。现代电动汽车广泛采用 SiC（碳化硅）MOSFET，以降低开关损耗和导通损耗，从而提升能源利用效率和续航能力。然而，高功率密度也意味着：工作温度可接近甚至超过 130°C 电压可达 600V 以上电流可达数十安培电磁干扰（EMI）问题更加突出结构应力和长期可靠性风险增加 ...(read more)

AI/ML 如何优化 IBIS-AMI 模型参数？

2026-08-13T11:42:00Z

摘要随着高速串行链路速率持续提升，IBIS-AMI 模型的参数空间变得更加复杂。传统手动寻优需要大量仿真，成本高且效率低。本文结合 Cadence Sigrity X SI/PI 机器学习优化算法，说明如何在更少仿真次数下寻找 AMI 参数的理想组合，并帮助接收端获得更好的眼图开口。为什么 IBIS-AMI 参数优化越来越难？在高速串行链路设计中，链路速率、通道损耗、均衡策略和模型参数范围都会直接影响信号完整性分析结果。过去不到20年，串行链路速度已经大幅提升，IBIS-AMI模型也随之变...(read more)

如何在高速信号中降低符号间干扰

2023-12-19T14:06:00Z

在考虑高速通道中影响 PCB 信号完整性的问题时，特别应该诊断的是符号间干扰。这种特定的信号完整性问题涉及比特流中信号之间的干扰。那么，符号间干扰是什么？其产生的原因是什么？有什么方法减少信号干扰，保持高速设计中的信号完整性？本文将讨论如何在高速通道中减少符号间干扰。(read more)

如何在 CFD 设计中利用网格维护几何形状并减少运行时间？

2023-12-18T13:28:00Z

在 CFD 仿真中，求解的质量在很大程度上取决于网格划分。网格间距如果不能求解流体变量的局部变化，就会引入离散化误差。但如果网格过于精细，就会增加不必要的计算时间和工作量。网格元素类型和数据结构也会影响生成网格所需的人力时间和技能，以及单位精度的成本。本文介绍了网格自适应技术的挑战与 Fidelity Pointwise 解决方案。(read more)

什么是网格划分或网格生成？

2023-12-07T09:08:00Z

庞杂的几何文件、复杂的几何结构，使得 CFD 仿真在网格制作上极其耗时。如何解放工程师的双手，把更多的精力投入到结果分析和创新性能设计上？本文简述了网格划分的基本概念、进行网格划分的重要性和生成高保真网络的基本流程。(read more)

释放 AI 大模型潜能，硬件算力亟待突破互连瓶颈

2023-12-02T03:30:00Z

完全可以预期，在 OpenAI 明星效应下，全球科技巨头未来一两年必将推出一系列类 GPT 预训练大模型，也有望带动对数据中心 AI 算力集群的投资进一步加速。随着 AI 大模型揭示的全新想象空间出现，算力集群这一基础设施也将迎来投资热潮，而在其面临的配电、散热、通信等一系列工程挑战中，算力节点间的数据传输尤其堪称制约硬件算力充分释放的关键“瓶颈”。(read more)

详解高密 PCB 走线布线的垂直导电结构 (VeCS)

2023-12-01T07:19:00Z

本文要点：• 什么是垂直导电结构 (Vertical Conductive Structures, VeCS)及其工作原理。• 利用 VeCS 进行 PCB 设计的优势。• 使用 VeCS 技术设计电路板的后续步骤。长久以来，我们不断努力改进电路板的设计和构建——从通孔到表面贴装元件，从双层电路板到多层电路板，从普通导线走线到高密布线。想想如今，似乎已没有什么可供一试的新鲜技术，但其实并不然。一块高速高密印刷电路板。为了尽可能有效地利用...(read more)

Allegro X——新一代智能系统设计平台

2023-11-09T08:43:00Z

本文翻译自Cadence “Breakfast Bytes Blogs”专栏作者Paul McLellan文章“ Allegro X, the Design Platform for the Next Generation of Intelligent System Design"。 space Cadence在打造大多数软件时都有一个共同的思路：将软件原生地集成在通用数据库上，以避免数据库转换可能造成的信息误差。这就好比当我们想用翻译软件把文字从法...(read more)

用于蜂窝式物联网应用的多波段有源天线调谐器

2023-10-13T13:12:00Z

伴随每一代无线电技术的问世，都涌现出了新的服务和业务机会，引领了所谓的“第三次通信浪潮”。由 5G 和未来 6G 技术赋能的技术革新将为更多行业和社会新型服务提供支持，直到 2030 年及以后。本文讨论了为蜂窝式物联网 (IoT) 大规模机器类通信 (mMTC) 应用开发多频段有源天线调谐器的相关设计挑战和解决方案。(read more)

汽车 EMC 问题一览

2023-10-13T09:30:00Z

汽车 EMC 问题是仅次于尾气排放和交通噪音的第三大车辆污染形式。与传统的内燃机汽车相比，电动或混合动力汽车更容易受到汽车 EMC 问题的困扰。本文将探讨汽车常见 EMC 问题以及 EMC 的来源。 (read more)

如何在封装设计中创建并使用非圆形过孔堆叠？

2023-09-11T06:14:00Z

要设计出尺寸更小的电子器件，可以在多层基板或多层印刷电路板 (PCB) 中采用高密度设计，增加每层的使用率。在多层封装或多层电路板的设计和制造过程中，过孔的作用不可或缺。我们需要使用过孔或电镀过孔来实现从一层到另一层的布线。虽然也可以使用通孔或盲孔，但这两种孔占用了过多的空间，使得复杂和高密度电子器件难以布线。要解决这个问题，可以使用堆叠的过孔，即两个或两个以上的分层过孔彼此堆叠在一起。在本文中，我们将借助 Allegro Package Designer Plus 工具，探讨如何在高密度复杂...(read more)

信号如何在无限大的导电介质中传播

2023-08-25T09:31:00Z

本文要点： PCB 上的传输线是波导的一种形式，沿着波导的边界形成了一个开放的谐振器结构。铜所具有的非理想性质会改变传输线结构中的典型波导行为。一般传输线的阻抗可以通过考虑波的传播行为来计算，前提是必须兼顾导体的非理想性质。传输线有许多种形式，如同轴线、印刷电路板上的印刷走线，或是长电缆或电线。这些结构都有一些类似的行为，涉及到电磁波如何沿互连线传播。尽管这些结构是引导电磁扰动沿互连线传播的基础，但对于信号如何在传输线上传播，人们往往存在误解。具体而言，互连线上的电磁信号存在于线路的...(read more)