PCB、IC封装：设计与仿真分析 Blogs

本文翻译自Cadence “Breakfast Bytes Blogs”专栏作者Paul McLellan文章“ Bringing Clarity to the Cloud "。 space 今年5月，Cadence 推出了首款“混合云”产品 Clarity 3D Solver Cloud：将本地电脑端的Clarity 3D Solver和云端加速体验相结合，无需支付额外云计算费用。 什么是“混合云”环...

什么是 HDI 布线? HDI（ High Density Interconnects，高密度互连）布线是指运用最新的设计策略和制造技术，在不影响电路功能的情况下实现更密集的设计。换句话说，HDI 涉及到使用多个布线层、尺寸更小的走线、过孔、焊盘和更薄的基板，从而在以前不可能实现的占位面积内安装复杂且通常是高速的电路。 随着制造技术的发展，HDI 布线开始见于很多设计，如主板、图形控制器、智能手机和其他空间受限的设备。如果实施得当，HDI 布线不仅能大大减少设计空间，而且还减少了 PCB 上的 ...

本文要点 降低 CPU 或 GPU 功耗的技术有许多，这些技术聚焦软件/固件层面、系统层面和晶体管架构层面 其中两种降低功耗的技术为：动态电压和频率调节，即调整电源电平、信号电平和时钟频率以响应功耗需求 作为低功耗 VLSI （VLSI，超大规模集成电路）的一部分，动态电压和频率调节技术必须在硬件层面上实现 当今的 CPU 能够处理的数据量比以往任何时候都要多，这要归功于摩尔定律的扩展和对更高级应用的需求不断增长。 2000 年Intel预测，如果按照线性推断，CPU 扩展将最终增加总功耗...

本文翻译自Cadence “Breakfast Bytes Blogs”专栏作者Paul McLellan文章 “Cadence to Acquire Computational Fluid Dynamics Company NUMECA" 。 space 今年年初，Cadence 收购了NUMECA International公司，扩大了公司在计算流体动力学 (CFD) 方面的系统分析能力。NUMECA 是 CFD、网格生成、多物理场仿真和优化领域的...

本文作者：Tyler Lockman，Cadence Software Architect，于加拿大卡尔顿大学获计算机科学学士学位后，在Cadence Allegro产品部门工作超过20年，专注于IC封装与中介层基板设计。同时，参与全Allegro平台、Virtuoso、PVS、OrbitIO及 Innovus产品的核心工作。 锐角，无论是在浇注的铺铜中产生尖锐棱角，还是在两块不同的金属之间形成锐角，都是一个棘手的问题。作为设计师，我们会不遗余力地尝试避免上述情况；但是尽管付出诸多努力，锐角还是...

本文翻译自Cadence “Breakfast Bytes Blogs”专栏作者Paul McLellan文章“ Announcing Sigrity X ”。 EDA领域需要运用许多不同的运算软件， 然而EDA行业所面临的挑战在于，设计团队总需要采用当前的处理器来设计及创建下一代的SoC。在1990年代和2000年代，微处理器公司（Intel、 Sun、HP、Digital等）将处理器的性能每年提高了约50%来解决这个问题。部分原因是摩尔定律在没有产...

本文翻译自Cadence “Breakfast Bytes Blogs”专栏作者Paul McLellan文章“ The History of PCIe: Getting to Version 6 ”。 PCIe（Peripheral Component Interconnect Express，外围组件快速互连）是早期 PCI 总线的升级版。PCI 由Intel开发，于 1992 年问世。它取代了几种陈旧的、速度较慢的总线，这些总线在早期的 PC 中...

本文章来源于actMWJC ，作者Cadence。 现代电子设备对数据传输速度和更小体积的需求与日俱增，不断推动柔性电路板的发展。刚柔结合印刷电路板（PCB）由刚性母板和柔性电路组成，一些层上的柔性电路会直接连在刚性母板上（图1）。刚柔结合板的体积更小、重量更轻且成本更低，被广泛用于现代化的电子设备。优越的弯曲度、适合小空间以及低制造成本，这些特点使其成为移动通信产品的理想选择。 刚柔PCB的电磁（EM）分析一直都不简单，需要对将电路板弯曲安装到很小的空间这一复杂的过程进行建模。基于Caden...

在及时满足要求方面，负责成功实现 DDR4 和 DDR5 等存储器接口的信号完整性 (SI) 工程师面临着重大挑战。传统的设计工作流程通常假定电源分配网络 (PDN) 处于理想状态，不包含耦合信号、电源和接地平面的不良效应，不会总是对 PCB的SI问题 产生影响。当分别分析电源完整性 (PI) 和 SI 问题时，同步开关噪声 (SSN) 等基于电源的 SI 问题也会出现，从而导致故障（图 1）。 图 1：通常来说，SI 和 PI 分析是分开进行的，SI 分析假定 PDN 处于理想状态。 然而...

本文翻译自Cadence “Breakfast Bytes Blogs”专栏作者Paul McLellan文章“ Electromagnetic Compliance: Anechoic Chamber Not Required ”。 ClarityTM 3D Transient Solver 是 Cadence 系统分析蓝图中的最新一款产品，采用突破性的电磁仿真技术，以及近乎无限的容量和测量级精准度，可快速在服务器上完成早期合规性测试，有效降低设计成...

本文要点： 为什么在 PCB 设计中需要使用功能性分区 设置功能性分区时的注意事项 利用 PCB 设计工具的功能和特性来创建分区 在PCB的设计中，往往采用了分区原理，即有不同的电路组来完成不同的功能，从而防止不同组电路之间产生干扰，使电路板正常运行。让我们来仔细了解一下 PCB 设计中的功能性分区，以及 CAD 工具如何帮助我们实现这一目标。 PCB 设计中功能分区的用途 一块电路板是由不同类型的电路组成的，所有的电路都聚集在一个相对较小的区域内。我们通常会发现，同一块电路板会同时使用模拟...

连接器不匹配、板间信号连接错误、设计需求传递失误…… 此类问题的发生，会导致设计前后端返工，严重影响产品上市时间，造成人力物力损失，这是项目团队及设计工程师最不希望发生的事情。 如何规避此类问题，使整个设计开发过程高质量、顺畅地进行呢？ “PCB系统设计——从原理图到投产” 系列网课将通过实例演示，在6期直播网课与大家探讨PCB系统设计理念与方法，从概念阶段到物理实现，帮助大家实现设计人力、设计心力、设计物力的&ldqu...

工欲善其事，必先利其器！ 为何不能错过Cadence Allegro 17.4 ？十大理由告诉你。 更加自动化的超实用功能助力打通智能电子设计任督二脉。 1. 整合前后端走线规则管理器 业界首款单一规则管理器（ Constraint Manager ）整合前后端设计流程，无论在电路设计或布线阶段，也不需转换Constraints，使用者可在电路图中轻松取得可用於空间规划、元件摆放和交互式布线的设计规范，确保设计准确性。 2. 自动化可靠度验证功能 进阶电路逻辑检测和电应力分析功能，...

电气工程师尼古拉·特斯拉（Nikola Tesla）曾声称自己发明了一种带电粒子束投影仪——或者用科幻术语来说——离子炮（ion cannon）。这是一种防御性武器，可以在一个国家周围形成一堵力场墙。 尽管，特斯拉从未成功建造起这样一堵墙，但该结构会激发起一股使人敬畏的力量。想象一下，高高的柱子支撑着近球形圆顶。特斯拉的方案表明，柱子将围绕一股电离气流，而球形圆顶在塔的周围始终保持电荷。如果一架敌机出现在200英里以外，一台像大炮一样...

本文作者：Tyler Lockman，Cadence Software Architect，于加拿大卡尔顿大学获计算机科学学士学位后，在Cadence Allegro产品部门工作超过20年，专注于IC封装与中介层基板设计。同时，参与全Allegro平台、Virtuoso、PVS、OrbitIO及 Innovus产品的核心工作。 space BGA元件的主要作用是将其保护的裸晶（die）的信号经由BGA的焊球重新分配到其所安装的主机PCB上。因此，许多IC封装设计团队都不绘制前端原理图。即使有原...

要按时设计一个优化的电源和一个没有板级 SI/PI 问题的 PCB 设计需要设计师、layout 工程师和 PI 工程师通过一个集成设计平台紧密合作。 面向团队的设计流程允许设计和 layout 工程师在设计周期早期执行基本的电源完整性 (PI) 分析，同时不会给 PI 工程师带来过多的负担，从而加快上市时间并优化最终的设计成本。 PCB 设计流程中的传统角色 通常，PCB 设计流程中的三个主要角色都负责确保 PCB 的电源完整性： 设计工程师负责生成物料清单 (BOM) 和电路原理图来启动流...

本文要点： DDR 内存布线的重要性及布线时的关键注意事项。 从扇出布线 (escape routing) 和端接，到布线和高密度互连 (HDI) 设计的布线技巧，有效进行 DDR 内存设计。 高级PCB 设计工具的哪些功能有助于顺利完成设计。 space 在过去，人们认为计算机是一个用于完成特定目的的物体或设备，就像给微波炉或洗衣机连接插销一样。尽管在当今情况已经大有不同，但大多数人依然不了解我们每天实际上会使用多少计算能力。所有的智能手机、汽车系统和 IoT 设备都依赖计算能力来完成各自...

审视相邻层，避免串扰问题；审视走线层及参考平面，避免信号跨分割；审视每个电源平面，避免通流不足…… 针对SI/PI的检查动作是每位工程师的必修课，通常是在检查环节落实，但是却往往避免不了遗漏，而可能导致信号设计质量问题。 最后一期的内容，我们将与大家分享在PCB设计环境下，如何通过In-Design Analysis（IDA，即设计同步分析）来实现信号质量设计，在设计过程中就尽力排除信号质量隐患，从而实现高质量交付。 “极致PCB设计全流程” ...

本文翻译自Cadence “Breakfast Bytes Blogs”专栏作者 Paul McLellan 文章 “ Sigrity Aurora: In-Design Analysis “。 space Cadence最新发布的Sigrity Aurora工具将Allegro®用户体验与Sigrity引擎的强大功能相结合。借助这项新工具，设计团队能够在Allegro单一环境中实现：初步探索、设计、仿真分析、最终验证和签...

在大约 138 亿年前的创生之初，我们的宇宙在 0 到 10-43 (10^(-43))秒的短短时间里产生和释放了大量的热量或能量，这在理论上得到了各种模型和测量数据的支持。自那以后，宇宙中各种各样的物理机制一直推动着能量不断转化为其他形式或者转化回热量，大到太阳中的核聚变，小到电子设备中计算机芯片上微型晶体管的自发热。而为了让每个系统都运行良好，无论是像病毒一样的活体，还是像智能手机一样的人造设备，工作温度范围都是与系统敏捷性息息相关的最重要因素之一。因此，在能量输入和输出的各种预期条件下，能...

图 1：基于 PCIe 的高性能显卡 为了应对计算密集型工作负载，数据中心行业领域趋势正在向异构计算发展。该趋势同时推动着相应软件解决方案的开发，以便在具有不同核心和内存配置的多台计算机之间分配工作负载。伴随着高速计算而来的是对高速数据传输的需求：PCIe 总线是一种针对数据传输的关键性促成技术，其最新一代标准（4.0/5.0）大大提升了带宽并降低了延迟。 尽管从数据吞吐量的角度来看这很有吸引力，但是这些性能方面的提升也带来了巨大的信号完整性（SI）设计挑战。为了应对 PCIe 4.0/5.0...

本文翻译、转载自2019年9月发布于Signal Integrity Journal的文章《On-Board Decoupling Capacitor Optimization》。 电源完整性（PI）分析的目的是确保系统中所有芯片供电充足且稳定。随着印刷电路板日益复杂、系统尺寸持续减小，确保关键芯片的电源稳定变得越来越重要。设计阶段尽早优化其位置和数值将降低后期设计变更或电路板重新设计的风险。通过将电源网络的阻抗保持在特定目标[1]以下，可以确保关键芯片的供电稳定。 去耦电容可以在一定频率范围内...

布线阶段如何减少重复性机械劳动？让工具处于最佳使用状态，为您赢得设计思考和规划的时间。 布线设计并非连连看，熟悉布线设置、实现成组布线，都能使布线工作事半功倍，从而交付高质量的PCB设计作品。 微信后台回复关键词“PCB全流程”即可get完整课程计划与资料汇总页面链接，快快添加收藏吧~ 点击图片可查看清晰大图， 点击此处 下载PDF版完整内容 “极致PCB设计全流程网课计划”第五期实战直播 识别下图二维码，立刻报名！ space 相关内容...

布线阶段如何减少重复性机械劳动？让工具处于最佳使用状态，为您赢得设计思考和规划的时间。 布线设计并非连连看，而是设计思路的物理实现，有了设计思路+系统规划，才能交付高质量的PCB设计作品。 微信后台回复关键词“PCB全流程”即可get完整课程计划与资料汇总页面链接，快快添加收藏吧~ 点击图片可查看清晰大图， 点击此处 下载PDF版完整内容 极致PCB设计全流程网课计划”第五期实战直播 识别下图二维码，立刻报名！ space 相...

多层板设计时，我们肯定都希望能一次性完成完整平面的设计、一次性消除密间距器件的DRC、一次性完成微孔+埋孔协同fanout……本期技巧篇内容将帮助我们轻松达成这些目的。 微信后台回复关键词“PCB全流程”即可get完整课程计划与资料汇总页面链接，快快添加收藏吧~ 点击图片可查看清晰大图， 点击此处 下载PDF版完整内容 “极致PCB设计全流程网课计划”第四期实战直播 识别下图二维码，立刻报名！ 相关内容 ...