<?xml-stylesheet type="text/xsl" href="https://community.cadence.com/cfs-file/__key/system/syndication/rss.xsl" media="screen"?><rss version="2.0" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:slash="http://purl.org/rss/1.0/modules/slash/" xmlns:wfw="http://wellformedweb.org/CommentAPI/"><channel><title>高速メモリインターフェイスのSI/PI解析を実行するには？</title><link>/cadence_blogs_8/b/pcbicjapan/posts/si-pi</link><description>DDR4やDDR5などのメモリインターフェイスの実現を成功させる任務のシグナルインテグリティ（SI）エンジニアは、その仕様をタイムリーに満たす上で大きな課題に直面しています。 従来の設計ワークフローは通常、PCBのSIに常に影響を与える信号、電源、およびグランドプレーンの結合を含まない理想的な給電ネットワーク（PDN）を想定しています。パワーインテグリティ（PI）とSIの問題を別々に検証すると、同時スイッチングノイズ（SSN）などの電源ノイズのSI問題も発生し、誤動作を引き起こす可能性がありま.</description><dc:language>en-US</dc:language><generator>Telligent Community 12</generator></channel></rss>