simulator lang=spectre save vdda clkin1p clkin1n clk_p clk_n divout_p divout_n \\ vco_divider.MUX_1\|mux_n\|cmos_32g_clockmux\|nor2_0\|M3\|GATE \\ vco_divider.MUX_1\|mux_p\|cmos_32g_clockmux\|nor2_0\|M3\|GATE \\ vco_divider.DIV1P5\|nand_0\|M0\|GATE \\ vco_divider.DIV1P5\|nor_0\|M0\|GATE \\ vco_divider.inv_2\\(0\\)\|M0\|GATE \\ vco_divider.inv_3\\(0\\)\|M0\|GATE \\ vco_divider.inv_9\\(0\\)\|M0\|GATE \\ vco_divider.inv_10\\(0\\)\|M0\|GATE \\ vco_divider.MUX_2\|mux_n\|cmos_32g_clockmux\|nor2_0\|M3\|GATE \\ vco_divider.MUX_2\|mux_p\|cmos_32g_clockmux\|nor2_0\|M3\|GATE \\ vco_divider.mux_0\|mux_n\|cmos_clockmux\|nor2_2\|M3\|GATE \\ vco_divider.mux_0\|mux_p\|cmos_clockmux\|nor2_2\|M3\|GATE \\ ivdda:in