Start Your Engines: ミックスシグナル・シミュレーションを高速化するためのヒント

Cadence® Spectre® AMS Designer は、高いパフォーマンスのミックスシグナル・シミュレーション・システムです。複数エンジンの使用や、さまざまなプラットフォームから実行できる機能により、ミックスシグナル・デザイン検証を「活性化」し、市場競争でチェッカーフラッグを受けることができます。Start Your Enginesブログ・シリーズは、シミュレーションのパフォーマンスをチューンアップし、生産性向上に役立つヒントと洞察を提供します。

ミックスシグナル・シミュレーションの検証エンジニアは、アナログ・ミックスシグナル (AMS) シミュレーションが遅いと感じることがあるかもしれません。デザインの複雑さやシミュレータ・オプションの不適切な使用が、遅さの原因かもしれません。チップをタイムリーに市場投入するためのプレッシャーにより、ミックスシグナル・シミュレーションのパフォーマンスはすべてのSoC機能検証エンジニアが考慮すべき重要で明らかなパラメータになっています。

ミックスシグナル・シミュレーションのパフォーマンスを妨げる要因は複数あります。このブログでは、それらのいくつかの要因を確認しましょう。

ミックスシグナル・シミュレーションのパフォーマンスの問題は、大きく分けて２つの分野に分類できます。

• デザイン、モデル、テストベンチ関連
• シミュレータ、ハードウェア・リソース関連

経験豊富なミックスシグナル検証エンジニアは、両方の側面を調査し、シミュレーションを実行するための適切なハードウェアとともに、デザイン、テストベンチ、シミュレータ、およびそのオプションを最適化します。

デザイン／モデル／テストベンチ関連の問題への対応

検証エンジニアは、与えられた予定とカバレッジ内で機能をテストするために、個別ブロックの機能定義 (SPF/DSPFを使ったポストレイアウトSPICE、SPICE、Verilog、SystemVerilog、Verilog-A/AMS、Real/Wrealモデル) を正しく組み合わせて選択する必要があります。デジタル・ソルバがイベントをベースにしているのに対して、ミックスシグナル・シミュレーションのアナログ・ソルバはタイムステップをベースにしているため、パフォーマンスのボトルネックになり得ます。このため、検証エンジニアは、機能混在のアナログ・ブロック、特に寄生素子を持つブロックを選択するときには注意が必要です。検証エンジニアは、シミュレータのログから得られる情報をもとに効率的でないモデルをモデリング・エンジニアに報告すべきです。

複数実行用に既存のコンパイル済スナップショットや保存されたステートを再利用することも、検証時間を大幅に削減します。

シミュレータ関連の問題への対応

デザインのタイプやデザインで使われる機能定義をもとに、検証エンジニアは正しいアナログ・ソルバとソルバのオプションを選択する必要があります。もっとも重要なことは、正しいシミュレータの設定を使い、速度と精度の要求に応じてシミュレーション実行を最適化することです。実行中にA2DとD2A変換イベントが最小になるように、シミュレータの設定を行わなければなりません。寄生素子の最適化技術、精度設定、あらかじめコンパイルされたスタンダード・ライブラリ、SPICE/FastSPICEソルバの選択、マルチスレッドも、実行時間短縮のために考慮すべき要因です。

AMS Designerシミュレーション高速化に関するデバッグの詳細は、Cadenceサポート・ポータルのHow to debug slow AMS Designer simulation をご参照ください。

Lalit Mohan

Translator: Haruko Tadokoro

関連リソース

• One-Stop Knowledge Resource for Mixed Signal Verification
• AMS Designer Product Page
• AMS Designer日本語資料

Cadenceの回路設計プロダクトとサービスの詳細については、www.cadence.comをご参照ください。

Start Your Enginesについて

Start Your Enginesシリーズは、AMSDの新機能、既存機能を使った作業改善などのさまざまなトピックスについて、アナログ／ミックスシグナルの主題に関するエキスパートからのブログ投稿を紹介します。このシリーズの新しいブログについて通知を受け取るには、Subscriptions ボックスにEmail アドレスを入力してください。