Start Your Engines:デジタル機能検証フローのためにAMS UNL IP をエクスポートする

Cadence® Spectre® AMS Designer は、高いパフォーマンスのミックスシグナル・シミュレーション・システムです。複数エンジンの使用や、さまざまなプラットフォームから実行できる機能により、ミックスシグナル・デザイン検証を「活性化」し、市場競争でチェッカーフラッグを受けることができます。Start Your Enginesブログ・シリーズは、シミュレーションのパフォーマンスをチューンアップし、生産性向上に役立つヒントと洞察を提供します。

IP再利用….最近よく使われることばです。ミックスシグナル機能検証の本当の意味とはどのようなものでしょうか？

アナログとデジタルの検証チーム間で、各チームの開発者によるIPの意図を保ったまま検証済デザイン・ブロックを自由に渡すことができるシームレスな方法があったらどうでしょうか。Cadenceの最新のXceliumミックスシグナル技術であるVirtuoso AMS IPエクスポート再利用フローが、それを可能にします。

デジタルとアナログの検証の世界は大きく異なるため、デザインIPを受け渡す際に完全性を維持することは、常に克服すべき大きなハードルとなっています。サインオフされたアナログ／ミックスシグナル・ブロックを、デジタル機能検証環境に統合するためのプラグアンドプレイIPとしてデジタル検証チップに渡せることには、非常に大きなメリットがあります。

まず、Virtuoso IPのセルビュー・バインディングは、もともとアナログ設計者の環境で設定および検証されたものをそのまま保持しています。これはデジタル機能検証フローで再利用するための静的なIPとなり適格化されているので、Virtuosoの設定の多くの特色が使われることになります。

つぎに、同じデジタル中心のメトリック・ドリブン検証フローを再利用して実際のアナログ・コンテンツが実行されると、完全なミックスシグナル・チップの全体的な機能カバレッジの信頼度が高くなります。アナログに対して機能カバレッジを達成する機能は新しいコンセプトで、長年のデジタル技術を活用して、ようやくアナログ設計者にも受け入れられるようになりました。

たとえば、アナログ／ミックスシグナル・ブロックの設計者が、Virtuosoデザインのスペックに対する機能／性能を特定の構成で検証したとします。

スケマティックと動作記述モデルが混在するこの特定の構成だけがスペックの基準を満たし、同時に、デジタルUVMリグレッション・フローでの高速なシミュレーションのためにシミュレーション速度と精度のトレードオフを考慮しています。

その後、アナログ設計者はそのVirtuosoの構成をロックして、エクスポート用に版数が付いた静的なVirtuoso IPにパッケージ化します。そして、この「ポータブルなIPパッケージ」は壁を越えてデジタル検証チームに渡され、フルチップ・サインオフ用の既存テストベンチに完全に統合されます。

この分野でCadenceが提供する技術をさらに知りたい方は、Cadenceサポート・ポータルの Virtuoso AMS IP Export Reuse Flow Rapid Adoption Kit (英語版, 日本語版) をご参照ください。

関連リソース

• One-Stop Knowledge Resource for Mixed Signal Verification
• AMS Designer Product Page
• Spectre AMS Designer and Xcelium Simulator Mixed-Signal User Guide
• AMS Designer日本語資料

Cadenceの回路設計プロダクトとサービスの詳細については、www.cadence.comをご参照ください。

Start Your Enginesについて

Start Your Enginesシリーズは、AMSDの新機能、既存機能を使った作業改善などのさまざまなトピックスについて、アナログ／ミックスシグナルの主題に関するエキスパートからのブログ投稿を紹介します。このシリーズの新しいブログについて通知を受け取るには、Subscriptions ボックスにEmail アドレスを入力してください。

Rick Sanborn

Translator: Haruko Tadokoro