• Skip to main content
  • Skip to search
  • Skip to footer
Cadence Home
  • This search text may be transcribed, used, stored, or accessed by our third-party service providers per our Cookie Policy and Privacy Policy.

  1. Blogs
  2. カスタムIC/ミックスシグナル
  3. Start Your Engines: CLIPSを使ってSoC検証用にポータブルなVirtuoso IPを生…
Custom IC Japan
Custom IC Japan

Community Member

Blog Activity
Options
  • Subscribe by email
  • More
  • Cancel
mixed signal design
AMS Designer
Mixed Signal Verification
Virtuoso
axum
mixed signal
japanese blog
analog/mixed signal
avum

Start Your Engines: CLIPSを使ってSoC検証用にポータブルなVirtuoso IPを生成する

28 Jul 2020 • Less than one minute read

 Cadence® Spectre® AMS Designer は、高いパフォーマンスのミックスシグナル・シミュレーション・システムです。複数エンジンの使用や、さまざまなプラットフォームから実行できる機能により、ミックスシグナル・デザイン検証を「活性化」し、市場競争でチェッカーフラッグを受けることができます。Start Your Enginesブログ・シリーズは、シミュレーションのパフォーマンスをチューンアップし、生産性向上に役立つヒントと洞察を提供します。


ミックスシグナル機能検証は複雑なタスクで、デザインを完全に検証するには多くの労力と複数のシミュレーション・サイクルを必要とします。ミックスシグナル検証エンジニアはアナログIP開発者、デジタル設計チーム、モデリング・チームと並行して作業します。最も困難な局面のひとつは、作業中のミックスシグナルIPをVirtuoso ADEベースの環境からコマンドライン・ベースのシステムレベル・シミュレーションに取り込むことです。これが発生するのは、システムレベルのシミュレーションで、HDLベースの動作記述モデルをミックスシグナル/アナログIPで置き換える準備ができたときです。アナログIPチーム、モデリング・チーム、検証チームが地理的に分散している場合は、より困難さが増します。

半導体企業はカスタム手法やスクリプトで、GUIベースのVirtuosoミックスシグナル/アナログIP環境とコマンドライン・シミュレーション・フローのギャップを埋めています。Cadenceは、Virtuoso ADEベースの環境からコマンドライン・ベースのシステムレベル・シミュレーションにミックスシグナル/アナログIPを効率的にインポートするためのツール、CLIPS (Command Line IP Selector) を提供しています。CLIPSは、Virtuoso IPのインポートを簡単かつ便利にします。

デザイン検証チームはCLIPSを使用して、IPのデジタル・モデル/表現を対応するアナログ表現に切り替え、簡単に検証を実行することができます。ミックスシグナル設計者にとって、CLIPSには以下のメリットがあります:

  • 既存テストベンチの設定を活用
  • パワフルなデジタル検証メカニズムを提供
  • Virtuoso IP (config view) を既存のデジタル・テストベンチに効率的にインポート
  • 大規模で複雑なデジタル・デザインをVirtuoso環境に取り込む必要がなく、検証の設定を容易にする
  • GUIベースとコマンドライン・ベースの両方の利用モデルを提供し、デザイン・フローの手法に合うように柔軟に対応



上図はSystemVerilog UVMベースのテストベンチで、検証エンジニアはLDOとPLLのデジタル・モデルをふたつの別のVirtuoso ADEセッションのアナログIPに置き換えたいと思っています。ふたつのアナログIPは、別の場所の別のチームによって開発されているかもしれません。下図に示すように、CLIPSでこれらのVirtuoso IPをパッケージ化し、SoC検証のサイトで再利用することができます:

CLIPSは、コマンドライン (バッチ・モード) とGUIモードのふたつの利用モデルをサポートします。Cadenceサポート・ポータルのUsing Command Line IP Selector (CLIPS) on a Low-Power Mixed-Signal SoC Design Rapid Adoption kit (RAK) を参照して、詳細情報を確認し実際にお試しください。Command-Line IP Selector (CLIPS) User Guide もご参照ください。



関連リソース

  • One-Stop Knowledge Resource for Mixed Signal Verification
  • AMS Designer Product Page
  • AMS Designer日本語資料
  • CLIPS (Command-Line IP Selector) RAK 日本語版

Cadenceの回路設計プロダクトとサービスの詳細については、www.cadence.comをご参照ください。 

Start Your Enginesについて

Start Your Enginesシリーズは、AMSDの新機能、既存機能を使った作業改善などのさまざまなトピックスについて、アナログ/ミックスシグナルの主題に関するエキスパートからのブログ投稿を紹介します。このシリーズの新しいブログについて通知を受け取るには、Subscriptions ボックスにEmail アドレスを入力してください。

 

Lalit Mohan

Translator: Haruko Tadokoro