Start Your Engines: UNLでアナログ・ブロックにSpectreネットリストを生成する理由と方法

Cadence® Spectre® AMS Designer は、高いパフォーマンスのミックスシグナル・シミュレーション・システムです。複数エンジンの使用や、さまざまなプラットフォームから実行できる機能により、ミックスシグナル・デザイン検証を「活性化」し、市場競争でチェッカーフラッグを受けることができます。Start Your Enginesブログ・シリーズは、シミュレーションのパフォーマンスをチューンアップし、生産性向上に役立つヒントと洞察を提供します。

AMS Designer – Virtuoso ユースモデルでは、AMS Unified Netlister (UNL) が、包括的なネットリスト生成とバインディングのフレームワークを提供していることをご存知でしょうか？ミックスシグナル・デザインのシミュレーションをVirtuosoから実行するとき、UNLはVirtuosoデータベースからネットリストのテキストファイルを生成し、選択されたシミュレータに送り、シミュレーションを実行します。デフォルトでは、UNLはパラメータとポート接続で最良の互換性を持つVerilog-AMSフォーマットのネットリストを生成します。しかし、純粋なスケマティックの最下位階層やポストレイアウトなどの特定シナリオでは、アナログ・ブロックのネットリストをSpectreフォーマットで生成することで、エラボレーションのプロセスはより効率的になります。

Spectreフォーマットで生成されたネットリストによってより良い結果が得られる、ミックスシグナル・シミュレーションの典型的なシナリオを見ていきましょう。

シナリオ1 : ミックスシグナルのポストレイアウト・シミュレーション

アナログ・ブロックの一部にextracted viewを持つミックスシグナル・デザインの場合、AMS UNLでは、そのデザインのネットリストを生成する時、すべての寄生容量や抵抗を含む、非常に大きなVerilog-AMSフォーマットのネットリストが生成されます。これらの容量や抵抗は、Xceliumのエラボレーションで処理されてからSpectreに戻され、計算されます。このため、エラボレーションに非常に時間がかかります。

シナリオ2 : Big-A-Small-D デザインのシミュレーション

大部分がアナログ・コンポーネントのデザインの場合、もしくはほとんどがトランジスタ・レベルのコンポーネントで、無視できるほど小さいデジタル部 (小さなスティミュラスのブロックかもしれません) を持つデザインの場合、SpectreネットリストはXceliumのエラボレーション・プロセスを経る必要はないため、Spectreフォーマットで生成されたネットリストが有効です。

Spectreフォーマットでネットリストを生成するためにUNLを使用する

UNLにはNetlist using Spectre機能があり、純粋なアナログ・ブロックのネットリストをSpectreフォーマットで生成するかどうかを指定できます。この機能を有効にすると、UNLはSpectreフォーマットのファイルを生成し、Xceliumのエラボレーションはそれを直接アナログ・ソルバに渡します。

図1: Spectreフローを伴う新しいUNLネットリスト

Netlist using Spectre 機能は、AMS Optionsフォームで有効にすることができます。

図2: AMS OptionsでNetlist using Spectre を有効にする

Netlist using Spectre フィールドには、以下の２つの選択肢があります:

• Pure Analog Cellviews
• Extracted Views

デフォルトではどちらのオプションも無効であることに注意してください。

Pure Analog Cellviews を選択すると、デザイン階層でschematic viewだけを持つブランチに対し、Spectreフォーマットのネットリストが生成されます。一方、Extracted Viewsを選択すると、extracted viewに対してのみSpectreフォーマットのネットリストが生成されます。以下の図はNetlist using Spectre オプションの動作を表しています。

図3: "Netlist using Spectre" Optionsにおける違い

どちらかのオプションを有効にしてUNLによるネットリスト生成を実行すると、netlistディレクトリのnetlist.vamsではなく、pureAnalog.scsファイルにアナログ・ブロックのネットリストが生成されます。そのpureAnalog.scsはpureAnalogSrcfile.scsからインクルードされ、その後spiceModels.scsの中でインクルードされます。以下の例を参照してください:

図4: UNL Netlist Using Spectre

ここまでで明らかになったように、大部分がアナログのデザインでは、Netlist using Spectreオプションを使用することで時間とコンピュータ・リソースを節約することができます。まだこの機能を試していない方はぜひお試しいただき、そのメリットを実感してみてください。

関連リソース

• One-Stop Knowledge Resource for Mixed Signal Verification
• AMS Designer Product Page
• Spectre AMS Designer and Xcelium Simulator Mixed-Signal User Guide
• AMS Designer日本語資料

Cadenceの回路設計プロダクトとサービスの詳細については、www.cadence.comをご参照ください。 

Start Your Enginesについて

Start Your Enginesシリーズは、AMSDの新機能、既存機能を使った作業改善などのさまざまなトピックスについて、アナログ／ミックスシグナルの主題に関するエキスパートからのブログ投稿を紹介します。このシリーズの新しいブログについて通知を受け取るには、Subscriptions ボックスにEmailアドレスを入力してください。

Qingyu Lin

Translator:　Haruko Tadokoro