• Skip to main content
  • Skip to search
  • Skip to footer
Cadence Home
  • This search text may be transcribed, used, stored, or accessed by our third-party service providers per our Cookie Policy and Privacy Policy.

  1. Blogs
  2. カスタムIC/ミックスシグナル
  3. Virtuosity: Conserve Power—パワーインテントのインポートとエクスポート
Custom IC Japan
Custom IC Japan

Community Member

Blog Activity
Options
  • Subscribe by email
  • More
  • Cancel
Virtuoso Schematic Editor
virtuoso power manager
Conformal Low Power
VPM
Supply States
1801
setup
Virtuoso
Virtuosity
ICADVM20.1
UPF
japanese blog
IEEE
mixed-signal design
Liberty
Custom IC Design
power domains

Virtuosity: Conserve Power—パワーインテントのインポートとエクスポート

18 Jan 2021 • Less than one minute read

 Conserve Powerは、ローパワー検証の世界を垣間見ることができるブログ・シリーズです。デザインのパワーインテントを指定し管理することができるVirtuoso Power Managerの機能と可能性をご紹介します。今後のこのミニ・シリーズの投稿にご注目ください。

これまでのConserve Powerブログ・シリーズで、デザインにおける電力関連の問題を明らかにするためのVirtuoso Power Managerの重要性を理解して認識していただけたと思いますが、まだ終わりではありません。インデザイン・チェックの実行ブログでは、インデザイン・チェックと、設計サイクルの早い段階でローパワー設計の要素に関連したアーキテクチャの問題を見つけるメカニズムがどのように設計者の仕事を楽にするかについて、Manishが説明しました。このブログでは、パワーアウェアなデザインが検証サイクルを経る前で必要とする、重要な成功要因に焦点をあてます。これはデザインの堅牢性と効率性を確認する究極的なテストです。

検証課題

デザインの電力アーキテクチャと電力管理の面での複雑さが増すことは、実装で問題が発生することにつながります。すべての設計者の最終目的は、デザインのパワーインテントの完全性と正しさを保証することにより、パワーアウェアなデザインの実装と検証のコストを削減することです。パワーアウェアな検証を考えると、パワーインテントをベースにした方法に多くの利点があることは実証されています。検証は設計サイクルの早い段階で実行可能です。これは電力関連のバグを早期に見つけることに役立ちますが、より重要なのは、これがネットリストだけではなく実デザインの欠陥修正に役立つことです。ローパワー設計用の包括的な方法として、電力関連の問題を見つける網羅的なメカニズムを持つために、シミュレーションをベースにした (ダイナミックな) パワー検証にフォーマル (スタティック) なパワー検証を組み合わせることができます。

コンテキストをスタティックなパワーアウェア検証に限定すると、優れたソリューションが対処すべき要件とはどのようなものでしょうか?Virtuoso Power Managerが提供するものを見てみましょう。

Virtuoso Power Managerはどのように役立つのか?

ミックスシグナル・デザインには多くの種類があります。たとえば、比較的デジタルのロジックが少ないアナログ中心のデザイン、アナログ・オン・トップ (AoT) の方法をとるスケマティックドリブンのフロー、ネットリストドリブンのフローを使ったアナログとミックスシグナルのロジックがインポートされたデジタル中心のデザインなどです。Virtuoso Power Managerにはこれらのフローに対応した重要な機能があります。

デジタルのロジック実装向けの従来のミックスシグナルICデザインのフローでは、デザインインテント (ネットリスト – RTL/Verilog) とともにパワーインテント (IEEE 1801 - 従来は Unified Power Format, UPF と呼ばれていました) が重要な入力です。しかし、AoTフローで統合されたチップのために、デジタルのコンテンツをVirtuosoプラットフォーム内に取り込まなければなりません。論理合成後のVerilogネットリストをスケマティックにインポートする必要があります。論理合成後のVerilogネットリストを使って生成されたスケマティックは電源とグラウンドの接続情報を持たないかもしれませんが、これはデザインに対してスタティックなパワー検証を実行するために何よりも必要なものです。また、これはデザインの物理検証でも必要です。どのように電源の接続情報をスケマティックに取り込むのでしょうか?

ここでVirtuoso Power Managerのインポート・フローが役立ちます。インポート・フローはトップダウンのフローで、そのパワーインテント (IEEE 1801) がすでに利用可能である場合に、複雑な階層デジタル・ブロックの機能的スケマティックに電源接続を構築することができます。インポート・フローを実行するには、まずパワー関連情報をVirtuoso Power Managerに与えてデザインをセットアップし、そしてImport 1801 Power Intentオプションを使用します。

  


Power Managerインポート・フロー

これで、完全な電源接続を持つデザインの物理的なスケマティックができあがりました。デジタルのコンテンツは別の明確に定義された階層で完成しています。アナログのコンテンツはスケマティックドリブンで、Virtuosoプラットフォームのなかで作られています。IPが統合されその信号と電源の接続も完成している場合に、スタティックなパワー検証を行うため必要な要件は何でしょうか?それは、フォーマル検証ツールが理解できるフォーマットでスケマティックのパワーインテントとデザインインテントを指定することです。ここではパワーインテントに焦点をあてましょう。大規模階層デザインのパワーインテントを標準のIEEE 1801フォーマットに手で書くのは、とてつもなく大きな仕事です。Virtuoso Power Managerの抽出エンジンを使うと、デザインのスケマティックから完全なデザイン階層の接続関連情報を自動で抽出することが可能です。このデータは、デザインのパワーインテントを構築する元になります。Virtuoso Power Managerの設定にパワー関連情報を与えることでデザインをセットアップし、Power Manager SetupフォームのExtract 1801 Power Intentオプションを使ってデザインの抽出を実行することができます。

抽出されたデザインのパワーインテントは、その後、スタティックなパワーアウェア検証用のフォーマル検証ツールで使用するために、標準フォーマットにエクスポートする必要があります。Export 1801 Power Intentオプションを使って、抽出されたパワーインテントをファイルに、つまりIEEE 1801-2009フォーマットのデザイン・モデルに書き出すことができます。また、IEEE 1801-2013フォーマットのベーシックなパワー・モデルとして書き出すこともできます。

  


Power Managerエクスポート・フロー

結論の前に、もうひとつの重要な側面、アナログ・ブロック用のパワーインテントの仕様について説明することが重要です。アナログのロジックはボトムアップで構築されているので、そこにはパワーインテントという明確に定義された概念がありません。Virtuoso Power Managerは、アナログ設計者がインデザイン・チェックを使ってアナログ・マクロのパワーインテントをチェックし、その後アナログ・マクロのLiberty パワー・モデルを生成することを手助けします。このLibertyモデルは、さらに上位レベルのスタティック検証で使用されます。Export Macro Liberty Power Modelオプションを使用して、Liberty パワー・モデルをファイルにエクスポートすることができます。

結論

設計は複雑化しローパワーの要求は厳しくなっており、市場投入までの時間は重要です。IEEE 1801ベースのスタティックなパワーアウェア検証がいま必要なことであり、デザインをそのために準備することが重要な要件となっています。Virtuoso Power Managerは、デザインのスケマティックから標準化されたパワーインテントの仕様に書き出す作業を自動化し、それにより、パワー検証の準備が整い、トップレベルSoCへの統合が可能になります。

次は何ですか?

今後のブログでは、以下のトピックスに関する情報をご提供しますのでお楽しみに。

  • Conformal Low Powerを使ったデザインの検証

Happy reading, and stay safe!

Sachin Bhasin

Translator: Haruko Tadokoro

関連リソース

  • Virtuoso Power Manager User Guide
  • IEEE Standard for Design and Verification of Low Power Integrated Circuits

Cadenceの回路設計プロダクトとサービスの詳細については、www.cadence.comをご参照ください。

お問い合わせ

ご質問や一般的なフィードバック、または今後のブログで扱ってほしいトピックスなどは日本ケイデンスフィールドマーケティング部cdsj_info@cadence.comまでメールでお問い合わせください。

Virtuosityとは

Virtuosityは、あまり知られていない、だけれども、とても便利なソフトウェアやドキュメントの改善、Virtuosoのエキサイティングな新機能に光を当てる最も多く閲覧され、評価されてきたブログ・シリーズです。私たちは、これまでのVirtuosityのように、さまざまなブロガーやエキスパートの情報発信に加え、Virtuosoに関連するトピックを広く網羅することで新次元の情報を提供することにより、引き続きこのシリーズのスコープ範囲を広げていきます。Virtuosityの最新の投稿の通知を受け取るには、Subscribeをクリックして、ページのSubscription boxにemail addressを入力しSUBSCRIBE NOWを押してください。Subscription 設定手順の詳細は、Article (20493886) Title: 日本語ブログ「カスタムIC/ミックスシグナル Blogs」 Subscription 設定手順 をご参照ください。