• Home
  • :
  • Community
  • :
  • Blogs
  • :
  • カスタムIC/ミックスシグナル
  • :
  • Virtuosity: 先端ノード用デバイスレベル配線 ‐ Finish Trunkの使用

カスタムIC/ミックスシグナル Blogs

Custom IC Japan
Custom IC Japan
3 Jun 2020
Subscriptions

Get email delivery of the Cadence blog featured here

  • All Blog Categories
  • Breakfast Bytes
  • Cadence Academic Network
  • Cadence Support
  • Custom IC Design
  • カスタムIC/ミックスシグナル
  • 定制IC芯片设计
  • Digital Implementation
  • Functional Verification
  • IC Packaging and SiP Design
  • Life at Cadence
  • The India Circuit
  • Mixed-Signal Design
  • PCB Design
  • PCB設計/ICパッケージ設計
  • PCB、IC封装:设计与仿真分析
  • PCB解析/ICパッケージ解析
  • RF Design
  • RF /マイクロ波設計
  • Signal and Power Integrity (PCB/IC Packaging)
  • Silicon Signoff
  • Spotlight Taiwan
  • System Design and Verification
  • Tensilica and Design IP
  • Whiteboard Wednesdays
  • Archive
    • Cadence on the Beat
    • Industry Insights
    • Logic Design
    • Low Power
    • The Design Chronicles

Virtuosity: 先端ノード用デバイスレベル配線 ‐ Finish Trunkの使用

Virtuoso® Layout Suiteにはデバイスレベルの配線分野に関してユーザーからのご希望に応じて開発された新しい優れた機能が多数存在します。特に最近リリースされた複雑化する先端ノード設計向けの新機能、—手動配線、配線支援から配線作業の自動化の強化など、さまざまな機能をこのブログのシリーズでご紹介していきます。このブログを検索し、過去数ヶ月で登場した新しい機能についてご覧ください。

Finish Trunkコマンドを活用していらっしゃいますか。また、その機能をご存じですか。Finish TrunkコマンドはワンステップでCreate Wireコマンドで作成中のpathSegをトランク(幹線)に自動的に変換し、Pin to Trunk配線(関連するpinをトランクに配線する機能)も実行します。

シリーズ最初のこのブログでは、既存の革新的な機能について説明します。この機能は、Finish Trunkコマンドを使用して設計のデバイスレベルの配線要求を実現します。現在の、ICADVM18.1 ISR3リリースでは、Finish Trunkコマンドを使用したユーザー支援フローに限定されています。

Finish Trunkを使用して、ユーザー支援フローでデバイスレベル配線を自動化

デザインに、Width Spacing Pattern(WSP)と接続情報が定義されており、Pin to Trunk配線フローが実行可能な状態で、Finish Trunkコマンドを使用する方法について説明します。詳細についてのビデオはこちらよりご覧ください。(ビデオをご覧いただくためには、ケイデンスのサポートへのログインが必要となります。)

Create Wireコマンドを実行してFinish Trunkコマンドを実行(または、バインドキーの2)し、作成中のワイヤーを右クリックします。

Pin to Trunk配線が最もパワフルである理由の1つはTrunk Extendingオプションです。このオプションは、One Direction(一方向)またはBoth Directions(双方向)に設定できます。Trunk ExtendingをBoth Directionsオプションに設定してFinish Trunkコマンドを実行するとトランクは作成中のワイヤーの最後のキャンバス内の位置から両方向に延長されます。さらにTrunk Trimmingオプションを選択すると、最後のピンに接続しているトランクをワイヤーの最後のViaの左右でトリミング(カット)します。

以下の画像は、Trunk Extending をBoth Directionsに設定し、Trunk Trimmingオプションを選択してFinish Trunkコマンドを実行した際の配線結果です。黄色くハイライトした箇所はその列の最後のデバイスピンを示しています。

配線により生成された相互に接続された配線はトランクオブジェク(幹線で使用する配線)に変換されます、これにより、EM Trunk Optimization機能を使ってEM違反を自動的に修正できるようになります。以下の画像はEM違反がある配線後のネットを表しています。

これらのEM違反を修正するには、EM Trunk Optimization機能を使います。以下の画像は、EM Trunk Optimizationコマンドの実行結果です。トランクを追加し、相対幅を増加させることによって、配線後のネット上のEM違反が自動的に修正されたことが確認できます。

デバイスレベルやブロックレベルの設計でFinish Trunkコマンドを使用する方法、およびEM Trunk Optimizationを実行する方法の詳細については、ケイデンス・サポートのポータルで利用できる以下のRAKを参照してください。(ケイデンスのサポートへのログインが必要となります。)

  •  Pin to Trunk Device-Level Routing: RAK
  •  Pin to Trunk Block-Level Routing: RAK
  •  EM Trunk Optimization: RAK

このシリーズの次のブログも引き続きお読みください。先端ノードのデバイスレベル配線の生産性を向上させる方法をさらにご紹介します。

John Wilkosz and Parul Agarwal (Team Virtuoso)

Translator: Hiroshi Ishikawa

Tags:
  • space-based router |
  • layout XL |
  • Layout Suite |
  • Virtuoso |
  • Layout L |
  • Virtuosity |
  • japanese blog |
  • Custom IC Design |

Share Your Comment

Post (Login required)