• Skip to main content
  • Skip to search
  • Skip to footer
Cadence Home
  • This search text may be transcribed, used, stored, or accessed by our third-party service providers per our Cookie Policy and Privacy Policy.

  1. Blogs
  2. カスタムIC/ミックスシグナル
  3. Virtuosity: カスタムIC設計フロー/手法 ― イントロダクション
Custom IC Japan
Custom IC Japan

Community Member

Blog Activity
Options
  • Subscribe by email
  • More
  • Cancel
Pegasus Verification System
Virtuoso Schematic Editor
Analog Design Environment
ADE Explorer
AMS in ADE
VSR
AMS Designer
Rapid Adoption Kit
Analog Simulation
ADE
Mixed-Signal
Virtuoso Analog Design Environment
Virtuoso
Spectre
ViVA
Quantus Extraction Solution
Virtuosity
ICADVM20.1
AMS simulation
japanese blog
Quantus
Custom IC Design
Virtuoso Layout Suite EXL
Virtuoso Layout Suite
Custom IC
IC6.1.8
ADE Assembler

Virtuosity: カスタムIC設計フロー/手法 ― イントロダクション

23 Dec 2021 • Less than one minute read

 カスタム/ミックスドシグナル設計における現在の課題は、高速でシリコン精度の高い手法を持つことです。このブログ・シリーズでは、カスタムICの設計フローと手法の段階についてご紹介します。この手法は、設計プロセスを通じてスピードとシリコン精度を最大化することで、これらのIC設計の作成における予測可能性という主要な課題に直接対処します。また、この手法は、アナログ、カスタム・デジタル、RFの主要な設計領域をカバーし、デジタル・スタンダードセル・ブロックとの統合をサポートします。

Meet-in-the-Middleアプローチ

従来のミックスドシグナル設計では、トランジスタ・レベルから設計を開始し、設計階層を順次上げていく方法でした。そのため、トップレベルのレイアウト要件に対する可視性が限られていました。現在の設計手法では、最上位と下位の設計を同時に開始し、同時進行で進めていきます。これは、"meet-in-the-middle" 手法を生み出すためです。このアプローチによって、スピードとシリコンの精度が両立され、最終的に予測可能なスケジュールと first-pass の成功が生み出されます。このカスタムIC設計手法は、複雑な統合や特定のドメイン領域に適用することができます。各領域では、トップダウンのスピードとボトムアップのシリコン精度を組み合わせた "meet-in-the-middle" アプローチを適用しています。

最上位設計は抽象度の高い記述で始まり、下位設計はトランジスタ・レベルやビヘイビア・レベルで行われます。これらの抽象度の高いブロックは、ブロック設計者から入手可能な時点で、より正確なトランジスタ・レベルのビューに徐々に置き換えられていきます。

設計フローの段階

下図は、カスタムICの設計手法における5つの主要な設計段階と、それを実行するためのツールを示しています。

設計フローの例

カスタムIC設計手法のフローについて、これらの各段階を試すことができるRAK (Rapid Adoption Kits) シリーズを作成しました。これらのRAKはFlash ADCのデザインに基づいており、デザイン・タスクを実行するためにさまざまなケイデンス・ツールを使用しています。最上位レベルでは、ミックスドシグナル・シミュレーションが実行されます。Flash ADCには、アナログ/動作レベルのシミュレーションのために、ADCサンプル・ホールド・ブロック、コンパレータ、リファレンス・ラダー・ブロックが含まれています。

ADC Flash トップ・レベル・デザイン

このRAKシリーズでは、上記の「設計フローの段階」で述べた各段階を詳細に解説しています。サンプル・ホールドADCブロックの回路図とレイアウト設計から始まり、プリレイアウト・シミュレーションが実行されます。トップレベルのFlash ADCデザイン内の個々のブロックに対して抽出を行い、最終的にポストレイアウト・シミュレーション解析を行い、プリレイアウトとポストレイアウトの結果が一致することを確認します。最終的にGDSII (Graphic Database System II) ファイルが作成され、これをファウンドリに送ってチップの製造/生産を行うことができます。RAKの各ステージは独立して実行することもできますし、フロー全体を通して作業することもできます。

次回のブログでは、フローの最初の段階である回路図入力と回路シミュレーションについてお話します。

カスタムIC設計フローをお試しいただくには、Cadence Learning and SupportのウェブサイトからRAKをダウンロードしてください。

ケイデンスのカスタムIC回路設計製品およびサービスの詳細については、www.cadence.com をご覧ください。

関連リソース

 Rapid Adoption Kit Custom IC Design Flow/Methodology
 User Guides​

Virtuoso Schematic Editor User Guide

Virtuoso ADE Assembler User Guide

Spectre Classic Simulator, Spectre APS, Spectre X, and Spectre XPS User Guide

Virtuoso Layout Suite XL User Guide

Virtuoso IPVS User Guide

Quantus Extraction Users Manual

COS日本語ページ

Analog Design Environment 日本語資料

SPECTRE 日本語資料

AMS Designer 日本語資料

Custom IC Layout 日本語ページ

お問い合わせ

ご質問や一般的なフィードバック、または今後のブログ・トピックのご提案は、日本ケイデンス フィールド・マーケティング部 cdsj_info@cadence.com までメールでお問い合わせください。

Happy reading, and stay safe!

Ashish Patni, Sanjay Gupta, Harsh Gupta
Translator: Yoko Watanabe

Virtuosityとは

Virtuosity は、あまり知られていない、だけれども、とても便利なソフトウェアやドキュメントの改善、Virtuosoのエキサイティングな新機能に光を当てる、最も多く閲覧され、評価されてきたブログ・シリーズです。私たちはいま、引き続きこのシリーズのスコープを拡張しています。従来からのブロガーやエキスパートによる情報発信に加え、Virtuosoに関連するトピックを広く網羅することで新次元の情報を提供します。そしてさらに、それらを発展させていきます。