カスタムIC／ミックスシグナル Blogs

'Virtuoso Meets Maxwell' はVirtuoso RFソリューションとVirtuoso MultiTechの機能及びその潜在能力の紹介を目的としたブログの連載です。ではどのようにVirtuosoがMaxwellと出会うのでしょうか。現在、VirtuosoプラットフォームはRF設計をサポートしており、RF設計者は物理的な放射の影響をマクスウェルの方程式で測ります。この連載では、有益なソフトウェアの改善点にスポットを当てて解説するだけでなく、VirtuosoのIC-パッケージ設計環境内の様々なツールの知識や経験についてRF、マイクロ波、及び高周波設計の視点から様々なブロガーや専門家の声をお届けします。月曜日に投稿されますのでチェックしてみてください。

RFICやRFモジュールを設計するとき、ICやモジュールの電磁界解析をそれぞれ別々に行ってもその全貌は見えません。たとえICがそれ単体で仕様通りに動いていたとしても、そのそばを通るモジュール上の配線によるカプリングの影響でいとも簡単にその挙動が乱されます。ICとモジュールの両方を結合した電磁界モデルによってのみそのシステムが本当に期待通りに動作するかを検証できるのです。従来、ICとパッケージのジオメトリを組み合わせたモデルを作成するのは非常に面倒でミスを犯しやすい作業でした。データは様々なプラットフォームから人手で取り寄せて3Dモデルに組み上げる必要がありました。さらに悪いことに、この人手による作業は設計イタレーションの度に繰り返す必要があったのです。

本日我々はVirtuoso RFソリューションにおいてこの種の解析の設定がいかに簡単かを見ていきます： 全てのデータのマージと移動はツールが面倒を見てくれますので設計者は電磁界解析に集中することができます。そしてVirtuoso RFソリューションはICとパッケージ両方のジオメトリデータをメモリ上に持っていますのでどちらに対するレイアウト変更も直接Virtuosoプラットフォーム内で行うことができ、Clarity 3Dソルバーへのデータ移動も完全に自動です。

まず、SiP LayoutからVirtuoso RFソリューションにインポートされたRFモジュールから開始します。

中央にフリップチップICのフットプリントが見えます。ここでオンチップ・インダクタとモジュール上のRF配線のカプリングを解析したいとします。実際、このソリューションはICとRFモジュール間にとどまりません。お望みであれば、それが搭載されているPCBでさえも解析に含めることが可能です。ただし、ここでは説明を簡単にするために省略します。

別のライブラリにすでに完成したICレイアウトが保存してあります。Bind Layoutコマンドでモジュールレイアウト上のICのフットプリントをその対応するICレイアウトのトップレベルcellviewに紐づけ、co-designを起動します：

するとICレイアウトが全て見えている状態でRFモジュールのレイアウトが表示されています。もちろんICは正しくフリップ及び回転がなされている状態です。

そしてVirtuoso Layout EXLウィンドウのもう片方のタブではパッケージが見えている状態でICが表示されています。もちろんこちらはIC設計者が期待するところの従来通りのR0の向きです：

Electromagnetic SolverアシスタントではこのIC用のモデルがすでに設定してあります。それにはオンチップ・インダクタ、３つのバンプ、及びそれらをつなぐネットが含まれています。また、RFinのバンプとその隣のグランドのバンプ間で水平ポートが設定されています。

このような単一ファブリックのICモデルはVirtuosoプラットフォームから数回クリックするだけで簡単にClarity 3Dソルバーで解析できます。Virtuoso RFソリューションがなければ人手でGDSをVirtuosoから出力しClarity 3Dソルバーにインポートする必要があります。難しくはありませんが、やはり面倒です。

しかしここでのタイトルが示すように、我々はICだけを解析するためにここにやってきたわけではありません： 我々はICとモジュール間のカプリングを解析したいのです。人手でClarity 3Dソルバーで出来るでしょうか？確かに出来ます、しかしながらそれは単純にGDSファイルをインポートするよりはるかに面倒です。ここではGDSデータをフリップし、回転もする必要があります。また、SiP Layoutからインポートしたパッケージレイアウト上に正確に位置合わせする必要があります。さらに両者のレイヤー構成を正確にマージし、テープアウト後のICに光学シュリンクがかかっていないことを祈らなければなりません。

ありがたいことにVirtuoso RFソリューションではこれら全ての骨の折れるミスしがちなデータのマージと変換作業を行ってくれます！我々はただClarity 3Dソルバーでシミュレーションしたいネットとインスタンスを指定するだけでよく、後のことは全部Virtuoso RFソリューションがその面倒をみてくれます。

上ではすでにClarity 3Dソルバーに持っていきたいICのジオメトリを選択しましたので、RFモジュールに戻ってそこでのモデルを設定しましょう。

この実験ではボールからバンプまでのRF入力径路を含めたいと思います。ただし、そこに含めたくないブロックしているSMDキャパシタがあります (後でVirtuosoが自動的にSMDに対するポートを設定します)。また、シミュレーション時間を短くするため、対象エリアを限定する切り出し境界（cutting boundary）を描きます。

この種のカプリング解析を行う際にはICのバンプの形状を正確に設定することが非常に重要です。“Bump and Ball Editor”フォームによりVirtuosoプラットフォーム上でそれらを直接確認することができます。これらはSiP Layoutから自動的にインポートされていて、ここでは、それを確認し必要に応じて編集することが可能です。同様にBGAのインスタンスを選択することによりボールの形状もチェックすることが出来ます。

さてここでこれまで行ったことをおさらいしておきましょう： 我々は２つのモデルを設定しました、ひとつは対象とするICのジオメトリに関して、そしてもうひとつは対象とするパッケージのジオメトリに関してです。我々はどうにかしてツールにこの２つのモデルを合わせて解析したいと指示する必要があります。ここで “referenced models” が登場してきます。

パッケージモデルからICモデルを参照します。こうすることによりモジュールのジオメトリをClarity 3Dソルバーに渡す際にICのジオメトリも含まれることになります。モデルの参照は非常に簡単なのでICを選択してボタンをクリックするだけでそれをモデルに加えることが出来ます。ICレイアウト内の全ての適用可能モデルがリストされたフォームが表示されます。今の場合、先に作成しておいた “rfin_mmic” が表示されます。

これでパッケージモデルが完成しました： それは解析対象とするパッケージのジオメトリと切り出し境界を含み、対象とするICのジオメトリを持つICモデルを参照します。

Clarity 3Dソルバーへ渡す前の最後のステップはRFモジュールでのポート設定です。前述のとおりRF入力径路にSMDキャパシタは含めません。代わりにElectromagnetic Solverアシスタントが自動的にSMDパッドからその下部のグランド面を参照する２つの垂直ポートを作成してくれます。加えてClarity 3Dソルバーが自動的にBGAボール用の同軸ポートを作成します。また、先に作成したICバンプ間の水平ポートがあります。

マウスを一回クリックするだけで、クロス・ファブリックなICとパッケージのモデルをClarity 3Dソルバーへエキスポートできます。スケーリング、回転、レイヤーのマージ等の管理作業は全てVirtuoso RFソリューションが行ってくれるのです！

数秒でこれらのマージされたモデルがClarity 3Dソルバーにロードされます：

ICのインダクタと３つのバンプ・パッドが中央に、そしてパッケージ上のRF入力径路と切り出し境界内のグランド面が見えます。右部にはマージされた層構造が、パッケージレイヤーを下部に、フリップされたICレイヤーを上部にして表示されています。

別の角度から見ると、先に設定した４つのポート：BGAボールに対する同軸ポート、SMDに対する２つの垂直ポート、及びICバンプ間の水平ポート、が認識できます。

シミュレーションが終了するとElectromagnetic Solverアシスタント内に４ポートのSパラメータモデルが出来上がります。

さて、もちろん、電磁界ソルバーが終了したからといって我々の仕事が終わったわけではありません。回路シミュレーションを実行する前にSパラメータn-portをどうにかしてシステムschematicにつなぐ必要があります。ありがたいことにVirtuoso RFソリューションがそれをもやってくれます： ボタンを押すだけでSパラメータ結果が階層システムschematicにつなぎこまれます。どれだけ階層深くにそれぞれのポートをつながなければならないとしてもです！

そしてVirtuoso RFソリューションはシステム中のどの部品がClarity 3Dソルバーでモデリングされているか正確に把握していますのでそれらをシステムschematicの中でハイライト表示させることができます：

ここではRFモジュール上のRF入力部を見ています。モデルから除外されているSMD（キャパシタ）を除き、ICへのパス全体がハイライトされています。

IC schematicを降りていくとIC部のモデルに加えた３つのバンプとインダクタを見ることができます：

n-portをシステムschematicにつなぎこんだ後はVirtuoso ADE Assemblerを使って元のschematicとSパラメータのついたextractedビューの両方を用いて簡単にシステムのテストベンチを実行することが出来ます。

これでこのデザインに対するクロス・ファブリックな解析は終了です。Virtuoso RFソリューションを使用すればいかに簡単にクロス・ファブリックな解析を設定することができるかを見てきました： “referenced models” を使用することで異なるファブリックのモデルを簡単に結合することができます。さらにVirtuoso RFソリューションはジオメトリとレイヤー構成のマージというミスしがちな作業の面倒をみてくれます。このようにしてICのジオメトリをフリップしたりスケールしたり回転したりといった作業ではなく実際の電磁界解析に集中することができるのです！

関連資料

• Virtuoso RF Solution 
• What’s New in Virtuoso (ICADVM18.1 Only)
• Virtuoso RF Solution Guide
• Extracting Models for a Cross-Fabric Design
• CadenceTECHTALK ミックスシグナル・カスタムIC設計セミナー メソドロジー編

Cadenceの回路設計用製品とサービスに関する情報についてのさらなる情報は www.cadence.com をご参照ください。

Virtuoso Meets Maxwellについて

Virtuoso Meets Maxwellの連載では、設計者が設計者として生き抜くための設計プロセスの再構築と最適化にフォーカスする形で次世代のダイ、パッケージ、ボードの設計フローに関する投稿を行っています。ご注目ください！

最新のVirtuoso Meets Maxwellの投稿に関する通知を受け取るには Subscribe にアクセスしemailアドレスを入力してSUBSCRIBE NOWをクリックしてください。

Johannes Grad

Translator: Kazuyuki Tateishi