• Skip to main content
  • Skip to search
  • Skip to footer
Cadence Home
  • This search text may be transcribed, used, stored, or accessed by our third-party service providers per our Cookie Policy and Privacy Policy.

  1. Blogs
  2. カスタムIC/ミックスシグナル
  3. Virtuoso Meets Maxwell: パッケージ・レイアウトからパッケージ回路図を自動生成できるのですか…
Custom IC Japan
Custom IC Japan

Community Member

Blog Activity
Options
  • Subscribe by email
  • More
  • Cancel
IC Packaging
Footprint
VRF
Virtuoso Meets Maxwell
Virtuoso System Design Environment
Virtuoso RF Solution
Virtuoso MultiTech
Package Design in Virtuoso
Virtuoso
RF design
japanese blog

Virtuoso Meets Maxwell: パッケージ・レイアウトからパッケージ回路図を自動生成できるのですか?

20 Dec 2022 • Less than one minute read

 'Virtuoso Meets Maxwell' はVirtuoso RF ソリューションとVirtuoso MultiTechの機能及びその潜在能力の紹介を目的としたブログの連載です。ではどのようにVirtuosoがMaxwellと出会うのでしょうか。現在、VirtuosoプラットフォームはRF設計をサポートしており、RF設計者は物理的な放射の影響をマクスウェルの方程式で測ります。この連載では、有益なソフトウェアの改善点にスポットを当てて解説するだけでなく、VirtuosoのIC-パッケージ設計環境内の様々なツールの知識や経験についてRF、マイクロ波、及び高周波設計の視点から様々なブロガーや専門家の声をお届けします。月曜日に投稿されますのでチェックしてみてください。

そうです、その通りです。パッケージ・レイアウトからパッケージ回路図を指一本で自動生成できるようになったのです!Virtuoso RF Solutionでは、接続性を重視した設計を可能にするあらゆる種類の自動化が用意されています。トップレベルのアナログ・シミュレーションと機能検証により、ネットリストと結果が想定内であることを確認し、接続性を検証することができます。さらに、設計サイクルのどの時点でも、ネットリストに対してレイアウトの接続性を検証し、テープアウトするデザインが良い状態であることを確認します。ケイデンスでは、常にゼロから回路図を構築し、レイアウトに接続性を反映させることを推奨していますが、既にレイアウトを開始しており、ゴールデン回路図を構築するために接続情報をインポートして参照したい場合があることを理解しています。

このブログでは、SiPレイアウトから自動的に回路図を作成し、リファレンスの出発点として使用する方法を紹介します。また、「Virtuoso Meets Maxwell: 既存SiPファイルのVirtuoso RF Solutionへの取り込み」ブログをお読みいただき、Virtuoso環境でSiPファイルからパッケージ・テクノロジ・ライブラリがどのように作成されるかをご理解いただいていることを前提に、このブログでは、SiPレイアウトから回路図を自動作成する方法をご紹介します。

ステージ 1- SiPファイルはすでにVirtuoso環境にインポートされており、パッケージのテクノロジ・ライブラリも用意されています。次に、下のスナップショットに示すように、テクノロジ・ライブラリに付属するデザイン・ライブラリを作成し、新しい回路図を作成します:

ステージ 2- 次に、Moduleメニューをクリックし、マルチテック回路図を作成すると、SiPファイルをポイントしてパッケージ回路図を作成するフォームが表示されます:

ステージ 3- 最初のステップは、SiPファイルをポイントし、Setup Map Tableをクリックすることで、以下のスナップショットに示すように、パッケージ・レイアウトに存在するすべてのコンポーネントを表形式で確認し、マッピングすることができます:

ステージ 4- マッピング・テーブルが作成されたら、コンポーネントをマッピングするライブラリやセルを追加します。この例では、コンポーネントはパッケージ・テクノロジ・ライブラリに存在するので、下のスナップショットのようにこのライブラリだけを追加することができますが、複数のライブラリを持つことができます。例えば、コンポーネントの種類ごとにSMDライブラリ、I/Oライブラリなど、別々のライブラリを用意し、Mapping Librariesリストで順番に定義していくことができます。

ステージ 5- マッピングが完了し、問題がなければ、OKをクリックすると、回路図が自動的に作成されます:

注: 回路図が作成されると、作業ディレクトリにmapping.outというファイルが作成されます。このファイルを使って、マッピング・ライブラリを変更したり、独自の自動化を追加したりすることができます。このように、SiPファイルを指定し、Map Fileエリアでこのマッピング・ファイルを指定し、OKをクリックすれば回路図が作成されます。

まとめますと、このブログで紹介したステージを経て、SiPレイアウトからパッケージ回路図を作成する必要があります。これにより、検証済みネットリストを含むゴールデン回路図が作成され、レイアウト設計の進捗に応じてパッケージ・レイアウトの作成や接続性の確認に使用できるようになります。それでは、良いお年をお迎えください!

関連リソース

 Datasheet

Virtuoso RF Solution

What's New in Virtuoso

 Product Manual

Virtuoso MultiTech Framework User Guide

Virtuoso RF Solution Guide

Virtuoso Electromagnetic Solver Assistant User Guide

 Free Trials

Virtuoso RF Solution - Module Layout with Edit-in-Concert

Virtuoso RF Solution - EM Analysis

Virtuoso RF Solution - Physical Implementation Flows

Cadenceの回路設計用製品とサービスに関する情報についてのさらなる情報はwww.cadence.comをご参照ください。

Sanam Vakili
Translator: Yoko Watanabe

お問い合わせ

ご質問や一般的なフィードバック、または今後のブログ・トピックのご提案は、日本ケイデンス フィールド・マーケティング部 cdsj_info@cadence.com までメールでお問い合わせください。

Virtuoso Meets Maxwellについて

Virtuoso Meets Maxwellの連載では、設計者が設計者として生き抜くための設計プロセスの再構築と最適化にフォーカスする形で次世代のダイ、パッケージ、ボードの設計フローに関する投稿を行っています。ご注目ください! 

カスタムIC/ミックスシグナル Blogs 無料定期購読のご案内 

新規ブログが公開された際に通知を受け取る方法を、こちらにてご案内しています。是非ご登録ください。