• Home
  • :
  • Community
  • :
  • Blogs
  • :
  • カスタムIC/ミックスシグナル
  • :
  • Virtuoso Meets Maxwell: EMX Planar 3D Solverで受動素子と能動素子を持つRFブロックをシミュレートするには…

カスタムIC/ミックスシグナル Blogs

Custom IC Japan
Custom IC Japan
1 Apr 2021
Subscriptions

Get email delivery of the Cadence blog featured here

  • All Blog Categories
  • Breakfast Bytes
  • Cadence Academic Network
  • Cadence Support
  • Custom IC Design
  • カスタムIC/ミックスシグナル
  • 定制IC芯片设计
  • Digital Implementation
  • Functional Verification
  • IC Packaging and SiP Design
  • Life at Cadence
  • The India Circuit
  • Mixed-Signal Design
  • PCB Design
  • PCB設計/ICパッケージ設計
  • PCB、IC封装:设计与仿真分析
  • PCB解析/ICパッケージ解析
  • RF Design
  • RF /マイクロ波設計
  • Signal and Power Integrity (PCB/IC Packaging)
  • Silicon Signoff
  • Spotlight Taiwan
  • System Design and Verification
  • Tensilica and Design IP
  • Whiteboard Wednesdays
  • Archive
    • Cadence on the Beat
    • Industry Insights
    • Logic Design
    • Low Power
    • The Design Chronicles

Virtuoso Meets Maxwell: EMX Planar 3D Solverで受動素子と能動素子を持つRFブロックをシミュレートするには?

 'Virtuoso Meets Maxwell' はVirtuoso RFソリューションとVirtuoso MultiTechの機能及びその潜在能力の紹介を目的としたブログの連載です。ではどのようにVirtuosoがMaxwellと出会うのでしょうか。現在、VirtuosoプラットフォームはRF設計をサポートしており、RF設計者は物理的な放射の影響をマクスウェルの方程式で測ります。この連載では、有益なソフトウェアの改善点にスポットを当てて解説するだけでなく、VirtuosoのIC-パッケージ設計環境内の様々なツールの知識や経験についてRF、マイクロ波、及び高周波設計の視点から様々なブロガーや専門家の声をお届けします。月曜日に投稿されますのでチェックしてみてください。

昨年、Full-Cellview EM Extractionに関するブログを投稿しました。それは、インダクタやRFブロックなどの受動的な構造の特性評価に最適なフローで、手動ですべての能動素子を取り除いたものです。

しかし、パッシブ・デバイスとアクティブ・デバイスが混在するRFブロックの特性を把握したい場合はどうすればよいのでしょうか?手動でアクティブ・デバイスを削除することは絶対に避けてください。その代わりに、Virtuoso Layout Suite EXLのElectromagnetic Solverアシスタントの新しい除外セル機能を試してみてください。マウスを数回クリックするだけで、シンボルがあるセルを除外することができます(ツールが後でシミュレーション回路図を生成するためにシンボルを必要とします)。ちなみに、この機能は「ブラックボックス化(black boxing)」とも呼ばれることがあります。

例えば、多数のトランジスタ、MIMCAP、抵抗などを含むパワーアンプ(PA)があり、既存のシミュレーション・モデルを使用したいとします。あとは、"Extract Full Cellview"をオンにして、除外したいセルを指定するだけです:

便利なハイライト機能があり、電磁界(EM)ソルバーに送られる形状はすべてハイライトされ、除外されたセルの形状は暗く表示されます。一目見て、自分の設定が正しいかどうかがわかります:

Electromagnetic Solverアシスタントは、除外されたセルに対して自動的にポートを挿入します。そして、それらのポートをレイアウト・キャンバス上で直接確認することができます。内部ポートをエッジ・ポートに変更したり、ポートの位置を移動したりと、ポートの編集も可能です!

EMシミュレーションが終了すると、シミュレーション回路図またはn-port回路図が自動的に生成されます。これには、Sパラメータを持つn-portインスタンスと、除外したすべてのセルのシンボル・インスタンスが含まれます。こうすることで、PA全体のポストレイアウト・シミュレーションを簡単に行うことができます。

そして一番の特徴は、touchstoneファイルがシミュレーション回路図フォルダの中に直接入っていることです!そのため、touchstoneファイルはデータ管理システムにチェックインされ、別個にSパラメータ・セルビューを管理する必要はありません。シミュレーション回路図全体が自己完結型のユニットになっています。

新しい除外セル機能を使ったことがありますか?もしお使いであれば、その感想をお聞かせいただければ光栄です。私たちは、お客様の製品/ツールとともにツールを進化させ、お客様の最も厳しい要求に応え続けたいと考えています。Cadence®は、お客様がRF抽出のあらゆる課題を克服するお手伝いをいたします!

Johannes Grad
Translator: Yoko Watanabe

関連リソース

  • Virtuoso RF Solution
  • Virtuoso RF Solution Guide
  • Virtuoso Electromagnetic Solver Assistant User Guide
  • What’s New in Virtuoso
  • CadenceTECHTALK ミックスシグナル・カスタムIC設計セミナー メソドロジー編

Cadenceの回路設計用製品とサービスに関する情報についてのさらなる情報はwww.cadence.comをご参照ください。

Virtuoso Meets Maxwellについて

Virtuoso Meets Maxwellの連載では、設計者が設計者として生き抜くための設計プロセスの再構築と最適化にフォーカスする形で次世代のダイ、パッケージ、ボードの設計フローに関する投稿を行っています。ご注目ください!

最新のVirtuoso Meets Maxwellの投稿に関する通知を受け取るにはSubscribeにアクセスしemailアドレスを入力してSUBSCRIBE NOWをクリックしてください。

カスタムIC/ミックスシグナル Blogs 無料定期購読のご案内

新規ブログが公開された際に通知を受け取る方法を、こちらのブログでご案内しています。

Tags:
  • AXIEM |
  • VLS EXL |
  • EM Solver |
  • Virtuoso Meets Maxwell |
  • Electromagnetic analysis |
  • black boxing |
  • Virtuoso |
  • EMX |
  • ICADVM20.1 |
  • japanese blog |
  • Clarity 3D Solver |
  • Virtuoso Layout Suite EXL |

Share Your Comment

Post (Login required)