Virtuoso Meets Maxwell: ICパッケージングプロセスのためのダイとBGAパッケージ間の接続の作成

'Virtuoso Meets Maxwell' はVirtuoso RFソリューションとVirtuoso MultiTechの機能及びその潜在能力の紹介を目的としたブログの連載です。ではどのようにVirtuosoがMaxwellと出会うのでしょうか。現在、VirtuosoプラットフォームはRF設計をサポートしており、RF設計者は物理的な放射の影響をマクスウェルの方程式で測ります。この連載では、有益なソフトウェアの改善点にスポットを当てて解説するだけでなく、VirtuosoのIC-パッケージ設計環境内の様々なツールの知識や経験についてRF、マイクロ波、及び高周波設計の視点から様々なブロガーや専門家の声をお届けします。月曜日に投稿されますのでチェックしてみてください。

ダイとパッケージのレイアウト設計を始める前に、これら2つのファブリック間の論理接続を確立する必要があります。 必要な入出力の数と電源またはグランド接続に基づいて、ICとパッケージの物理的なサイズとピン配置を開始できます。

ダイとパッケージ間の論理接続を確立および管理することは、ICパッケージングプロセスの重要なステップです。 この取り組みには、多くのチームが協力して、電気、熱、およびシグナルインテグリティの要件を満たすシグナルと電源供給の相互接続スキームを最適化するとともに、配線をできるだけ短くすることで不要なメタル層とビアを削減することで製造コストを削減し、信頼性を向上させます 。

I/Oプランニングの初期段階で対処する必要がある課題は、電源供給プランニングです。 電源プランニングは、通常、フロアプランニング中に実行されるステップであり、パワーグリッドネットワークを作成して、ダイとパッケージの各部分に電源を均等に分配します。

もう1つの課題は、ダイとパッケージ間のクロストークとカップリングの問題を軽減する、重要なシグナルバンプとボールの位置を最適化することです。 一般的な戦略の1つは、入力信号を出力信号からできるだけ遠ざけることです。 多くの場合、最終的なピン配置が完了する前に、潜在的な問題を特定するために、配線前後にシグナルインテグリティ/パワーインテグリティ解析が必要になります。

ダイバンプやパッケージボールの物理的な位置を管理するために、通常はボール/バンプマップが作成されます。このプロセスは、バンプボール I/O プランニングと呼ばれます。

バンプ/ボールマッピングは、エンジニアまたはシステムアーキテクトがIC、パッケージ、PCBを通して適切なバランスを達成し、コストと製造能力を考慮して最適な電気、熱、物理的性能を達成するのに役立ちます。

通常、パッケージボールマップやダイバンプマップはMicrosoft Excelを使って作成され、ICとBGAパッケージ間の接続を最適化する場所を定義するために使用されます。多くの半導体メーカーは、BGAパッケージのボールマトリックスを定義するための汎用ツールにMicrosoft Excelスプレッドシートを使用しています。その理由は、Microsoft Excelが広く利用されているためで、ボールの割り当てと信号に関するデータはこれを使って渡されることがよくあります。各セルには、ピン番号とネット名が含まれています。色分けは、電源、グランド、インターフェイス信号が物理的に配置される場所を視覚化するのに非常に役立ちます。

バンプマップの例

ボールマップの例

I/Oが最適化および分配（割り当て）され、バンプ/ボールマップが完成すると、ネットがVirtuosoレイアウトのダイバンプに割り当てられ、Area-IO（またはbondfile）テキストファイルがパッケージ設計チームに渡されます。 簡単なスクリプトにより、Area-IO / bondfileフォーマットをAllegro Package Designer Plus（+ SiP Layout Option）がインポートできるdie text-inフォーマットに変換します。die textファイルがAllegro Package Designer Plusにインポートされると、ダイ・フットプリントがBGAパッケージレイアウトにインスタンス化されます。

ダイ・フットプリント (Flip chip)

BGAパッケージがすでにレイアウトでインスタンス化されていると仮定すると、ダイとBGAパッケージ間の接続は、ラッツネスト（別名フライトライン）として表示され、物理的なレイアウトプロセスを開始できます。

BGAパッケージに論理的に接続されたダイ（Flip chip）

BGAパッケージがまだ配置されていない場合、BGA Text-In メソッドを使用して作成できます。

BGAパッケージの作成

ライブラリにBGAフットプリントがすでに存在する場合は、Allegro Package Designer Plusにインポート出来ます。 ただし、目的のBGAフットプリントがライブラリに存在しない場合は、Allegro Package Designer Plusの次の機能を使用して作成することが出来ます:

• BGA Text-In
• BGA Generator

最初に利用できる情報に応じて、使用する方法が決まります。 たとえば、BGAのピン番号、ピンのXY座標、ネット名などの情報がカラム毎に記述されたファイルがある場合は、BGA Text-Inユーティリティを使用して簡単BGAフットプリントを作成することができます。

初期の"what-if"またはフィージビリティスタディを実行してBGAのサイズを決定する場合は、BGA Generatorが適しています。 BGA Generatorでは、BGAのサイズ、ピン配置、ピン間隔、ピン数、ピン番号、パッドスタック名などの主要なBGAパラメーターの入力が求められます。

上記の方法のいずれかを使用することにより、BGAフットプリントが1分未満で作成されます。

BGAフットプリント

ダイデバイスとBGAデバイスがレイアウトにインスタンス化され、これらのデバイス間の接続がすでに確立されているので、レイアウト設計者は物理的なレイアウトプロセスを開始できます。

レイアウト設計者は、Allegro Package Designer Plusが持つ様々な自動、手動の配線機能を使用してデザインルールを遵守しながらすばやく配線ができます:

BGAパッケージ上で物理的に配線されたダイ (Flip chip)

Michael Goode

Translator: Katsuhiko Matsuda

関連リソース

• Virtuoso RF Solution
• Virtuoso MultiTech Framework User Guide
• Virtuoso RF Solution Guide
• Virtuoso Electromagnetic Solver Assistant User Guide
• What’s New in Virtuoso
• CadenceTECHTALK ミックスシグナル・カスタムIC設計セミナー メソドロジー編

Cadenceの回路設計用製品とサービスに関する情報についてのさらなる情報はwww.cadence.comをご参照ください。

Related Free Trials

You can also request a free trial of the Virtuoso RF Solution on the Cadence CloudBurst Platform.

• Virtuoso RF Solution - Module Layout with Edit-in-Concert Rapid Adoption Kit
• Virtuoso RF Solution - EM Analysis Rapid Adoption Kit

Virtuoso Meets Maxwellについて

Virtuoso Meets Maxwellの連載では、設計者が設計者として生き抜くための設計プロセスの再構築と最適化にフォーカスする形で次世代のダイ、パッケージ、ボードの設計フローに関する投稿を行っています。ご注目ください！

最新のVirtuoso Meets Maxwellの投稿に関する通知を受け取るにはSubscribeにアクセスしemailアドレスを入力してSUBSCRIBE NOWをクリックしてください。

カスタムIC／ミックスシグナル Blogs 無料定期購読のご案内

新規ブログが公開された際に通知を受け取る方法を、こちらのブログでご案内しています。