• Skip to main content
  • Skip to search
  • Skip to footer
Cadence Home
  • This search text may be transcribed, used, stored, or accessed by our third-party service providers per our Cookie Policy and Privacy Policy.

  1. Blogs
  2. カスタムIC/ミックスシグナル
  3. Virtuoso Meets Maxwell: チップにとらわれない – ICとICパッケージ設計および検証ツ…
Custom IC Japan
Custom IC Japan

Community Member

Blog Activity
Options
  • Subscribe by email
  • More
  • Cancel
IC Packaging
Virtuoso Meets Maxwell
Virtuoso RF Solution
Virtuoso Analog Design Environment
Virtuoso
Spectre
mixed signal
japanese blog
Custom IC Design
Allegro

Virtuoso Meets Maxwell: チップにとらわれない – ICとICパッケージ設計および検証ツール間におけるクラス最高の相互運用性の優位点

10 Nov 2020 • Less than one minute read

 'Virtuoso Meets Maxwell' はVirtuoso RFソリューションとVirtuoso MultiTechの機能及びその潜在能力の紹介を目的としたブログの連載です。ではどのようにVirtuosoがMaxwellと出会うのでしょうか。現在、VirtuosoプラットフォームはRF設計をサポートしており、RF設計者は物理的な放射の影響をマクスウェルの方程式で測ります。この連載では、有益なソフトウェアの改善点にスポットを当てて解説するだけでなく、VirtuosoのIC-パッケージ設計環境内の様々なツールの知識や経験についてRF、マイクロ波、及び高周波設計の視点から様々なブロガーや専門家の声をお届けします。月曜日に投稿されますのでチェックしてみてください。

今日のアナログ、RF、およびミックスシグナル設計では要求性能を達成するため様々なサブストレート技術を用いた複数のICを統合することが要求されます。異なるデバイスを統合することで設計者はモノリシックなIC(SoC)では簡単に再現できないような結果を達成することが出来ます。同時に、このようなヘテロジニアス・インテグレーションは設計者にとって全く新しいチャレンジとなります。

システム・イン・パッケージ(SiP) は異なるテクノロジーを単一のデザインに組み込む際最もよく採用される手法の一つです。この手法にはICとパッケージ基板設計チームのシームレスなインテグレーションと統合化されたフローが必要です。Virtuoso MultiTechフレームワークは、チップ外デバイスや異なるプロセス・デザイン・キット(PDK)による複数ICを搭載しているようなパッケージ/モジュール設計を合理化・自動化する革新的で統合化されたクロス・プラットフォームのソリューションを採用してこの課題に取り組みます。

Cadence® Virtuoso® MultiTech フレームワークはクラス最高のICとICパッケージ設計技術 – VirtuosoカスタムICとAllegro® ICパッケージ設計機能 – をリンクし、複数のダイを使用したヘテロジニアスなシステムを設計し検証するフローを自動化および合理化するような包括的な手法を提供します。

Cadence Virtuoso MultiTechフレームワークはICとICパッケージ/システムレベルの入力、設計、実装、解析および検証のためのVirtuoso Schematic Editor、Virtuoso ADE Assembler、およびSiP Layout Optionの強みをひとつに統合します。さらに、Virtuoso MultiTechフレームワークはCadence の電磁界ソルバーとの自動化されたインターフェースを提供します。

設計者はVirtuoso MultiTechフレームワークの機能を使用することにより一般的なシステムで見られるような複数のIC(チップレット)とその他の部品で構成されるシステムレベルのレイアウトの回路図を入力できるようになります。この進化的アプローチによりIC、ICパッケージ、およびボードで構成される階層的なシステムで構築された結線の検証を合理化できます。より慣れ親しんだ環境でデザインのレイアウト対回路図(LVS)検証とともにプリおよびポストレイアウトのシミュレーションが可能になります。

Virtuoso MultiTechフレームワークはレイアウト設計用回路図をSiP Layout Optionへ送る際にVirtuoso Schematic Editor内で一般的なユースモデルを踏襲しています。ライブラリ生成から、テクノロジーファイル生成、および最も人手がかかりミスしやすい処理であるシステムレベルのレイアウト結線構築と寄生モデルのスケマティックへのバックアノテーション処理までが全体フローの中で自動化されています。

関連するRapid Adoption Kit (英語版、日本語版)もご参照ください。

Virtuoso Meets Maxwellについて

Virtuoso Meets Maxwellの連載では、設計者が設計者として生き抜くための設計プロセスの再構築と最適化にフォーカスする形で次世代のダイ、パッケージ、ボードの設計フローに関する投稿を行っています。ご注目ください!

最新のVirtuoso Meets Maxwellの投稿に関する通知を受け取るにはSubscribeにアクセスしemailアドレスを入力してSUBSCRIBE NOWをクリックしてください。

関連資料

  • Virtuoso RF Solution
  • Virtuoso MultiTech Framework Guide
  • Virtuoso RF Solution Guide
  • What’s New in Virtuoso (ICADVM18.1 Only)
  • CadenceTECHTALK ミックスシグナル・カスタムIC設計セミナー メソドロジー編

Cadenceの回路設計用製品とサービスに関する情報についてのさらなる情報はwww.cadence.comをご参照ください。

Dan Baldwin

Translator: Kazuyuki Tateishi