Virtuoso Meets Maxwell: Unified Libraries — クロスプラットフォームフローへの道を拓く

'Virtuoso Meets Maxwell' はVirtuoso RFソリューションとVirtuoso MultiTechの機能及びその潜在能力の紹介を目的としたブログの連載です。ではどのようにVirtuosoがMaxwellと出会うのでしょうか。現在、VirtuosoプラットフォームはRF設計をサポートしており、RF設計者は物理的な放射の影響をマクスウェルの方程式で測ります。この連載では、有益なソフトウェアの改善点にスポットを当てて解説するだけでなく、VirtuosoのIC-パッケージ設計環境内の様々なツールの知識や経験についてRF、マイクロ波、及び高周波設計の視点から様々なブロガーや専門家の声をお届けします。月曜日に投稿されますのでチェックしてみてください。

異なるプロセステクノロジからなる部品をヘテロジニアスに統合することは魔法のようなものです。設計者が既存の実績のある且つ古いテクノロジのデザインを、新しいプロセステクノロジの基板に載せることで、ホモジーニアスのシステムオンチップ（SOC）の高い統合コストを削減します。従来の外部半導体後工程（outsourced assembly and test, OSAT）ベンダとICベンダは、より小さく効率的にシステムを構築できるFan-Out Wafer-Levelパッケージなどの統合技術の提供で競い合っています。ケイデンスには、Allegro®, Virtuoso®及びAWR®プラットフォーム上で実績ある機能により、幅広いプロセステクノロジICとインターポーザの構築と統合を提供できるユニークな強みがあります。プラットフォーム間の相互操作性は、異なるツールの機能をシームレスにつなげるために重要なものです。テクノロジ、ライブラリ及び設計データは相互運用可能が必須で、これによりデータ操作のミス、会話上の思い違いの発生を防ぎます。

でもなぜライブラリも統合が必要なのでしょう？統合が意味することは？ここでの統合は、データのビューの統一と、テクノロジ、ライブラリ、設計データの一貫性を意味します。ケイデンスのパッケージエコシステムは改善を続けています。いくつもの新機能が様々なプラットフォーム上で実現されるにつれ、その下で運用されるデータの一貫性を保つことは、ユーザにとって必要な柔軟性の提供に繋がります。ケイデンスのエコシステムには複数のプラットフォームがあり、異なるプロセステクノロジを用いたコンポーネントの統合を可能にするクラス最高の機能があります。例えば、SiP Layout Optionでは、パッケージやモジュール及びボードの接続、実装を行うパッケージデザインで使用される幅広い機能を提供します。AWRソフトウェア製品では、RFモジュール設計の豊富な機能で、バランやフィルタ等の繊細なコンポーネントの設計を可能にします。最後にVirtuoso RFソリューションでは一つのコクピットで複数のテクノロジを扱うことが可能で、協調設計、テクノロジをまたいだパス検索、電磁解析を行えます。これにより複数のプラットフォーム間でのシームレスな相互運用が可能になります。

統合はテクノロジ及びライブラリから始まり、スケマティックからレイアウトまで及びます。統合ライブラリは、Virtuosoによる全てのマルチテクノロジフローへの入り口となります。ライブラリ統合の目的は、スケマティックシンボル、フットプリント、TILPスーパーマスタ、部品定義CSVファイル、シミュレーションモデルの一貫した管理と解釈にあります。既存のSiP Layout Optionのライブラリや有名なIPベンダのディスクリート部品ライブラリ等、多様なデータソースから統合ライブラリ作成を可能にするインポータ機能も提供されます。これらのライブラリは、階層化されたスケマティックの実装や、高度なシステムデザインに含まれるボード、モジュール、パッケージ、ICのレイアウトに使用されます。

統合されたインターフェースを持つことは、全てのデータを一つのビューで表現することであり、中央リポジトリにはツール特有のビューを持つことは許されていません。これにより、Allegroプラットフォームからのパッドスタックやシンボル／コンポーネント定義は、事前定義されたデータモデルを考慮しつつ、統合ライブラリに変換されます。但し、大元のパッドスタックやシンボル定義ファイルが統合ライブラリ内に格納される訳ではありません。それらは統合ライブラリ内で、テクノロジ非依存のフットプリントとして変換されます。フットプリントは、テクノロジ非依存レイアウトPcell（Technology Independent Layout Pcell, TILP）と呼ばれる特別なOpenAccess Pcellを通じて変換され、パッケージコンセプト、例えばダイ・フリッピング、パッケージ基板のトップもしくはボトムへの接続、ダイ・スタッキング、光学シュリンク、サーマルシュリンク等々に使用されます。

デザインユニット、精度、複数セクションにまたがるレイヤ、プロセス制約、ビア定義はテクノロジデータベース内に存在します。マルチテクノロジ環境では、データベースユニットやレイヤバインディング等の、テクノロジ依存の情報を定義することが重要になります。これにより定義時ではなく、インスタンス時点での評価が可能になります。デザイン中にコンポーネントがインスタンス化される時、デザインのテクノロジデータベースが、座標を再計算し、ホストとなるテクノロジに合うようにレイヤがバインドされます。これが統合ライブラリの重要な機能となります。TILPがデザイン中にインスタンス化される時、ユーザはスケマティックやレイアウトインスタンスのパラメタを設定することで、コンポーネントを基板上のどの場所でどの様に配置するかを指定可能です。ICのインスタンスはフェーズダウンの配置になるようフリップしたり、基板の裏面に配置するようミラーしたり出来ます。またそれらを基板内に埋め込んでキャビティ内に配置したり、ICどうしを重ねてダイスタックを形成することも可能です。光学もしくはサーマルシュリンク要素も定義出来、ピンやバウンダリの座標調整も行えます。パッケージ中にパッケージを配置する事も可能で、階層的トポロジも作成出来ます。それら全てのパラメタは、TILPを評価する時のレイヤ名の解像度に影響を与えます。部品番号の特定やビル・オブ・マテリアル（BOM）属性を決めるパラメタ情報は、デザインの派生品にも対応可能です。フットプリントに合うスケマティックシンボルも、統合ライブラリに格納されます。最後に、スケマティック及びレイアウトビューに対応する、フロントエンド及びバックエンドの名前マッピング情報も、統合ライブラリに格納されます。

手短に話しをまとめると、エコシステム内の全ツールは統合ライブラリを扱うことが可能で、ツール毎の機能、設計者の利便性や経験値に応じて、シームレスにツールを移動することが出来ます。それぞれのツールのベストな機能を様々に組み合わせたフロー構築の自由、それはあなたの手にあります！
例えば：

• Virtuosoのスケマティック・ドリブンSiPレイアウト実装フローの後、Virtuosoプラットフォーム上での協調設計及び検証から、SiP Layout Optionでのマニュファクチャリングとサインオフを実施
• Virtuosoのスケマティック・ドリブンSiPレイアウト実装と、協調設計／検証からマニュファクチャリングとサインオフをSiP Layout Optionで実施
• システム全体の部品を抽出し、シミュレーション用につなぎ合わせて検証するフロー

他にもお伝えしたい事はまだまだあります。今後の同タイトルブログをご期待下さい。

Guru Rao and Deepti Mishra Gupta

Translator: Ryo Sato

Virtuoso Meets Maxwellについて

Virtuoso Meets Maxwellの連載では、設計者が設計者として生き抜くための設計プロセスの再構築と最適化にフォーカスする形で次世代のダイ、パッケージ、ボードの設計フローに関する投稿を行っています。ご注目ください！

最新のVirtuoso Meets Maxwellの投稿に関する通知を受け取るには Subscribe にアクセスしemailアドレスを入力してSUBSCRIBE NOWをクリックしてください。

関連資料

• What’s New in Virtuoso (ICADVM18.1 Only)
• Virtuoso RF Solution
• Virtuoso RF Solution Guide
• Extracting Models for a Cross-Fabric Design

Cadenceの回路設計用製品とサービスに関する情報についてのさらなる情報は www.cadence.com をご参照ください。