• Skip to main content
  • Skip to search
  • Skip to footer
Cadence Home
  • This search text may be transcribed, used, stored, or accessed by our third-party service providers per our Cookie Policy and Privacy Policy.

  1. Blogs
  2. カスタムIC/ミックスシグナル
  3. Virtuoso Meets Maxwell: Virtuoso StudioがSiP DRC検証に革命を起こ…
Custom IC Japan
Custom IC Japan

Community Member

Blog Activity
Options
  • Subscribe by email
  • More
  • Cancel
cross-fabric
SiP
DRC
Virtuoso Meets Maxwell
Package Design in Virtuoso
Virtuoso
japanese blog
Checks
Allegro

Virtuoso Meets Maxwell: Virtuoso StudioがSiP DRC検証に革命を起こす

28 May 2024 • Less than one minute read

 'Virtuoso Meets Maxwell'はVirtuoso RFソリューションとVirtuoso MultiTechの機能及びその潜在能力の紹介を目的としたブログの連載です。ではどのようにVirtuosoがMaxwellと出会うのでしょうか。現在、VirtuosoプラットフォームはRF設計をサポートしており、RF設計者は物理的な放射の影響をマクスウェルの方程式で測ります。この連載では、有益なソフトウェアの改善点にスポットを当てて解説するだけでなく、VirtuosoのIC-パッケージ設計環境内の様々なツールの知識や経験についてRF、マイクロ波、及び高周波設計の視点から様々なブロガーや専門家の声をお届けします。月曜日に投稿されますのでチェックしてみてください。

めまぐるしく変化する半導体設計の世界へようこそ!半導体設計の世界では、細部への注意は欠かせません。お気に入りのガジェットを設計し、それがスムーズに動作することを想像してみてください。Virtuoso StudioとAllegro X Advanced Package DesignerはSiP DRC検証を容易にします!

Virtuoso Studio: SiP 設計アシスタント

Virtuoso Studioは最も難しいSiP設計に取り組むために豊富なツールを備えたSiP検証の頼れる相棒のようなものです。それがもたらすものは次の通りです。

  • Design Rule Checking (DRC): 製造ルールについてもう悩む必要はありません。Virtuoso StudioのSiP DRC Checkは、テープアウト前に潜在的な問題を特定し、設計が順調に進んでいていることを確かにします。これはまるで自分の作業をダブルチェックしてくれるパーソナルデザインアシスタントがいるようなもので、SiPレイアウトの複雑なプロセスルールの世界を安心して進めることができます。
  • Check Against Source (CAS): CASは第二の目があるようなものです。CASはレイアウトと回路図が完全に一致していることを確認し、不自然な矛盾を取り除きます。CASが違反を報告した場合、組み込まれているAnnotation Browserを使用してエラーマーカーをすばやく見つけ、設計の整合性を確保します。CASはあなたの設計の相棒であり、レイアウトがあなたのビジョン(回路図)と同期していることを常に確認してくれます。
  • Layout vs Abstract (LVA): 精度こそが肝心です!LVAはダイバンプの位置合わせを制御するために、ICとパッケージが適切に連携します。LVAを使用すると、あらゆる小さなバンプが適切な位置にあることを確認でき、SiPモジュールの最高のパフォーマンスを保証できます。完璧ではない場合は、修正作業を実行してください。
  • Layouts Compare: 違いを見つけられますか? Virtuoso Studioではレイアウトを簡単に比較できるため、どこが変わったかを正確に確認できます。これはデザインのビフォー/アフターのスナップショットを持つようなもので、変更を簡単に追跡し、意図した通りになっていることを確認することができます。
     

Virtuoso Studio SiP DRCチェックによる簡単なDRC検証

Virtuoso Studioを使用してDRCチェックを実行するのは簡単です。その方法を詳しく見てみましょう:

  1. Step 1: Launch Virtuoso Studio: Virtuoso Studioを起動し、デザインを読み込みます。Virtuoso Studioがあらゆる段階であなたをサポートしてくれますので、自信を持ってプロジェクトに取り掛かってください。
  2. Step 2: Initiate SiP DRC Check: Moduleメニューをクリックし、SiP DRC Checkを選択してください。数回クリックするだけで検証プロセスを開始し、設計で必要なプロセスルールをすべて満たしていることを確認できます。
  3. Step 3: Custom Rules, No Problem: SiP DRCかRAVELかお好きなものを選んでVirtuoso Studioの能力を発揮させてください。特定のニーズに合わせてチェック内容をカスタマイズし、設計検証に対するカスタマイズされたアプローチを確保します。Virtuoso Studioを使用すると、独特の基準を柔軟に定義できるため、設計のあらゆる側面を制御できるようになります。
  4. Step 4: Launch that DRC Job: OKをクリックして、Virtuoso Studioにお任せください。リラックスしてくつろぎながら、Virtuoso Studioに面倒な作業を任せ、あなたはデザインビジョンを実現することに集中しましょう。
  5. Step 5: Check for Errors: Annotation Browserを使用してエラーをすばやく見つけ、プロのようにエラーを潰します。Virtuoso Studioの直感的なインターフェースを使えば、エラーを見つけるのも対処するのも簡単です。デザインにエラーがなく開発の次の段階に向けて準備が整います。

RAVELによる精度の向上

上記で述べたように、Virtuoso StudioはRAVELと連携することで、デザイン検証を次のレベルに引き上げます。RAVELを使用すると、ワイヤーボンド違反のチェックなどの特殊なDRCを簡単に作成できます。複雑なルールを簡単に定義できるため、設計が最高水準の品質と信頼性を満たすことを保証します。このトピックのブログを引き続きご注目ください。

SiP設計の冒険を締めくくる

さあ、これで完成です! Virtuoso StudioとAllegro X Advanced Package Designerがあれば、SiPモジュール設計はもはや難しい作業ではなくなります。手作業による頭痛の種に別れを告げ、よりスムーズで効率的な設計作業を始めましょう。世界はあなたの次の大きなことを待っているのですから!

Marc Polito 
Translator: Osamu Chiba 

関連リソース

 Datasheet

Virtuoso RF Solution

Virtuoso Heterogeneous Integration

 Product Manual

Virtuoso MultiTech Framework Guide

Virtuoso RF Solution Guide

Virtuoso Electromagnetic Solver Assistant User Guide

 Free Trials

Virtuoso RF Solution - Module Layout with Edit-in-Concert

Virtuoso RF Solution - EM Analysis

Virtuoso RF Solution - Physical Implementation Flows

ケイデンスの回路設計製品およびサービスの詳細については、www.cadence.comをご参照ください。

お問い合わせ

ご質問や一般的なフィードバック、または今後のブログ・トピックのご提案は、日本ケイデンス フィールド・マーケティング部 cdsj_info@cadence.com までメールでお問い合わせください。

Virtuoso Meets Maxwellについて

Virtuoso Meets Maxwellの連載では、設計者が設計者として生き抜くための設計プロセスの再構築と最適化にフォーカスする形で次世代のダイ、パッケージ、ボードの設計フローに関する投稿を行っています。ご注目ください!

カスタムIC/ミックスシグナル Blogs 無料定期購読のご案内

新規ブログが公開された際に通知を受け取る方法を、こちらにてご案内しています。是非ご登録ください。