Home
  • Products
  • Solutions
  • Support
  • Company

This search text may be transcribed, used, stored, or accessed by our third-party service providers per our Cookie Policy and Privacy Policy.

This search text may be transcribed, used, stored, or accessed by our third-party service providers per our Cookie Policy and Privacy Policy.

  • Products
  • Solutions
  • Support
  • Company
Community Blogs カスタムIC/ミックスシグナル > Virtuoso Studio: 最速よりも速く - 次の10年に向けたカスタム・プラットフォーム
Custom IC Japan
Custom IC Japan

Community Member

Blog Activity
Options
  • Subscribe by email
  • More
  • Cancel
custom/analog
Virtuoso
japanese blog
Custom IC Design

Virtuoso Studio: 最速よりも速く - 次の10年に向けたカスタム・プラットフォーム

27 Jul 2023 • 1 minute read

当社の新しい AI 搭載カスタム設計ソリューション Virtuoso Studio は、我々の30年にわたる業界の知識とリーダーシップを活用し、革新的な機能、比類のない生産性を実現する再構築されたインフラストラクチャ、および従来の設計の枠を超えた新しいレベルの統合環境を提供します。このブログシリーズでは、最高のアナログ設計ツールがどのように改良され、困難な設計課題に対応できるようになったかを紹介します。

By Olivier Arnaud, Product Engineering Group Director, Cadence Design Systems
Translator: Yasuyuki Iwasa

私たちは新しいアプリケーションの開発につながる多くのエキサイティングな技術革新に直面し、その結果、顧客の期待が高まっています。このような技術の進歩により、SoC の機能が増え、複雑さが増し、より高い性能を求められるようになりました。設計の課題に対応し、性能を向上させるために、アナログ設計の世界は進化しており、Virtuoso のテクノロジーもまた進化しています。カスタムIC設計とレイアウトのための最速ツールである Virtuoso は、新しいリビジョンである Virtuoso Studio でさらに高速化されました。改良されたインフラストラクチャ、革新的で生産性の高い機能、Virtuoso Studio への Cadence ツールのシームレスな統合により、カスタムレイアウト作成の問題の解決に役立ちます。このブログでは、パフォーマンスのボトルネックを克服し、より早い成果を上げるための Virtuoso Studio のパフォーマンスの向上と Diagnostic Center を紹介します。

Challenges

SoC の複雑化に伴い、設計者は従来の設計手法において以下のような多くの課題に直面しています。

  • 生産性の低下
  • 階層デザインの読み込みと表示時のパフォーマンスの問題
    • パフォーマンスの問題の根本原因をその場で見つける
    • パフォーマンスの調査結果と環境のデバッグのためのユーティリティ
  • Abstract 生成時の抽出に関する問題
  • 通常デザイン内で増大傾向にある電源 / グランドネット
  • 鈍重な従来の抽出エンジン
  • 抽出の実行時間を遅くする形状ベースのショート検出
  • このアルゴリズムは RAM の限られたマシンではスタックオーバーフローの問題を引き起こす

Solution

ケイデンスは、上記のすべての課題を克服するために Virtuoso Studio を提供します。これは設計プロセスの完了を加速する(TAT と生産性を向上させる)ためのパフォーマンスの測定 / 向上 / 診断手法を提供します。Virtuoso Studio はこのような問題を解決し、以前の世代に比べ以下のような改良が加えられています。

  • コア編集コマンドの改善:コア編集コマンドは、コードの刷新やマルチスレッド化によって改善されています。例えば、レイアウトのコネクティビティエクストラクターはマルチスレッドで実行できるようになりました。
  • ベンチマーク:性能向上を測定するために、Virtuoso Studio は、チップ設計、アナログ設計、そしてチップアセンブリの各セグメント / フローを行う設計者に汎用データ(汎用的な PDK / デザインそして汎用的なスクリプト)に基づく一連のベンチマークを提供します。設計者はこれらのベンチマークを使用してパフォーマンスを確認することができ、また逸脱した場合にはケイデンスに問い合わせることもできます。
  • Diagnostic Center:これは Virtuoso Studio の包括的な環境であり、以下を実行します。
    • Health Monitor - リアルタイムで Virtuoso を継続的に監視し、問題とその原因(内部または外部)をユーザーに知らせます。
    • 環境全体の状態を報告するデバッグ環境を提供します。

Key Technologies and Benefits of Virtuoso Studio

Virtuoso Studio は、診断機能とパフォーマンス強化機能を備えており、設計者に多くのメリットを提供します。 キーテクノロジーと機能のいくつかを以下に紹介します。

  • デバッグユーティリティが Diagnostic Center に統合されました。これにより、すべてのパフォーマンスと環境のデバッグユーティリティが単一の UI、すなわち Diagnostic Center からアクセスできるようになり使い勝手が向上しました。
  • Health Monitor は、Virtuoso とシステムのパルスを継続的に追跡し、システムリソースチャートや CPU / メモリ消費などの重要なバイタルのステータスを提供します。コールスタックの記録と Virtuoso の終了に加えて、ツールの動的なステータスが Health Monitor でユーザーに表示されます。

ユーザーは、このプロアクティブサポートを使用して、問題をすばやくデバッグし、修正することができます。

  • Virtuoso Studio の階層キャッシュによるパフォーマンス向上、および階層デザインの読み込みと表示パフォーマンス問題の解決。
  • 抽出性能の向上により、パワーネット抽出のパフォーマンスが最大5倍向上。
  • Xstream Out へのマルチスレッド(MT)の追加により、2倍のスピードアップを実現(4スレッド使用時)。

Performance Enhancements Using Virtuoso Studio

Virtuoso Studio に組み込まれた様々な機能がどのようにパフォーマンスを向上させるかについて、Chip Finishing、アナログ / カスタム IC、チップ組み立てフローといった様々な工程で顧客データと内部データを使用して表してみます。以下は、Virtuoso ICDAVM20.1 ISR の旧バージョンと比較して性能が向上した様々なデザインの詳細とそれぞれの利得です。その結果、Chip Finishing のフローで顧客データを使用している際に、最大3倍、アナログ/カスタム IC 設計フローとチップ組立フローでは、最大1.8倍と2倍の大幅な性能向上が見られました。Virtuoso Studio の差別化された自動化機能は、以下に示すパフォーマンス向上以上の生産性向上をもたらします。

Node Data Gain (x) Design Type Design Details
Mature CustomerData2 2.1 Chip Finishing Top-Inst:5.4M,
Nets:5.7M,
Pins:391,
Total-Inst:5.4M,
Rect:32.9K,
StdVias:2.86M,
CustomVias:8.69M,
PathSegs:106.6K,
Cell:552
Mature CustomerData3 2.9 Chip Finishing Top-Inst:254.5K,
Nets:554,
Total-Inst:2.9M,
ArrayInst:4513,
CustomVias:1.39M,
Cells:4.36K,
PathSegs:424K
Mature CustomerData5 3 Chip Finishing Top-Inst:1.3M,
Nets:1.3M,
Pins:23.6K,
Total-Inst:1.39M,
Polygons:192,
Rect:104k,
StdVias:696k,
CustomVias:22.3M,
PathSegs:27.3M,
Cells:1.5k
Advanced CustomerData7 1.6 Analog/Custom IC Top-Inst:1.9K,
Nets:68,
Pins:1.4K,
Total-Inst:2.7K,
ArrayInst:28,
Polygons:64,
Paths:386,
Rect:148.7K,
StdVias:25.3K,
PathSegs:2.9K,
Cells:585
Advanced InternalData1 1.4 Analog/Custom IC Top-Inst:20.3K,
Nets:1.6K,
Pins:8,
Total-Inst:20.3K,
Rect:255.3K,
StdVias:45.5K,
Cells:45
Advanced InternalData2 1.8 Analog/Custom IC Top-Inst:6K,
Nets:621,
Total-Inst:6K,
Rect:8.2K,
Cells:8
Mature InternalData3 2 Chip Assembly Top-Inst:5.6K,
Nets:9K,
Pins:2.9K,
Total-Inst:14.2K,
Array Inst:100,
Polygons:1.3K,
Paths:15.4K,
Rect:335.6K,
StdVias:93K,
CustomVias:15.4K,
PathSegs:175.7K,
Cells:1376
Mature InternalData4 1.8 Chip Assembly Top-Inst:200/22.6K,
Nets:11.6K,
Pins:11.6K,
Total-Inst:22.2K,
Array Inst:400,
Polygons:404,
Paths:7.4K,
Rect:44.1K,
StdVias:427.3K,
PathSegs:696K,
Cells:342
Mature InternalData5 1.9 Chip Assembly Top-Inst:6,
Nets:201,
Pins:71,
Total-Inst:45.8K,
Polygons:37,
Paths:36.4K,
Rect:839.7K,
StdVias:52K,
CustomVias:151.6K,
PathSegs:124.7K,
Cells:2.5K

Summary

SoC の複雑化に伴い設計者が従来手法で直面する多くの課題は、Virtuoso Studio を活用することで、設計者は課題を克服し、生産性を向上させることができます。Virtuoso Studio は、プロセスを高速化し、TAT を向上させるために、パフォーマンス測定/強化および診断機能を提供します。コア編集コマンド、Health Monitor、そして Diagnostic Center の改善により、Advanced および Mature node でのパフォーマンス向上が強化され、生産性、TAT、およびユーザビリティの向上に役立ちます。

言い換えれば、Virtuoso Studio は新しい製品と機能によって、『最速よりも速い (Faster than the Fastest) 』 をお届けします。

Virtuoso Studio に関する詳細は、こちらをご参照ください。

カスタムIC/ミックスシグナル Blogs 無料定期購読のご案内

新規ブログが公開された際に通知を受け取る方法を、こちらにてご案内しています。是非ご登録ください。