Virtuoso Studio: 私は正しい？寄生抽出の観点

10 Apr 2024 • Less than one minute read

By Vinod Khera
Translator: Yasuyuki Iwasa

当社の新しい AI 搭載カスタム設計ソリューション Virtuoso Studio は、我々の30年にわたる業界の知識とリーダーシップを活用し、革新的な機能、比類のない生産性を実現する再構築されたインフラストラクチャ、および従来の設計の枠を超えた新しいレベルの統合環境を提供します。このブログシリーズでは、最高のアナログ設計ツールがどのように改良され、困難な設計課題に対応できるようになったかを紹介します。

今日の進歩のめまぐるしい世界では、寄生の抽出は広範囲にわたり問題になっています。この現象は生物学だけではなく、当社のシステムオンチップ（SoC）の設計にまで及びます。洗練されたテクノロジーの台頭により、デバイスは以前よりも賢く、小さく、そしてより効率的になっています。この驚異的な技術は SoC 開発の革新により促進されました。信頼性が高く、効率的、且つ多機能な SoC はこれらのデバイスの肝ですが、多機能化のために小型化するにつれて、新たな課題が生まれています。その中でも、エレクトロマイグレーション (EM) と IR ドロップは、製品の寿命と機能に影響を与える可能性があるため、レイアウト完成度の観点から非常に重要です。従来、EM と IR の詳細はポストレイアウトに対し抽出されていたため、設計に遅れが生じる可能性がありました。レイアウト設計中に EM と IR の詳細をすぐに確認できるシナリオを想像して下さい！レイアウト設計者の作業が楽になるとは思いませんか？

本ブログでは、これらの問題に直面した際のインデザインでの寄生抽出の重要性と、それが最新の SoC レイアウトのライフサイクルをどのように形成し、機能と信頼性の厳しい条件を満たすかを検討します。EM と IR ドロップに直面し耐久性をめぐる戦いが繰り広げられ、そして勝利するミクロの世界に飛び込んでみましょう。

SoC の課題の構造 : EMIR の苦境

SoC のジオメトリの縮小において、EM と IR ドロップという２つの事に気を配る必要があります。EM とは電子が金属中を移動する際に金属イオンが電流に引き込まれる事です。システムオンチップ (SoC) の小型化により、これらのコンポーネント内のインターコネクティングワイヤの寸法は変化します。配線が長く、細くなると、配線の『ネック』は狭くなり、電流密度が増加する可能性があります。この高まった電流は、狭くなったポイントの金属原子に力を及ぼし、すでに狭い通路をさらに狭める可能性があります。この自己伝搬の問題は高温になるとさらに悪化し、運用の条件が厳しい自動車産業などの分野に脅威を与えます。IR ドロップも注意が必要です。電圧が仕様を下回り、断続的に故障が発生する可能性があります。ブロックの電源をオフにした設計では、再アクティブ化した際に電圧が低下しすぎてチップの他の部分が誤作動しないかを確認するため、電圧を分析する事が重要です。

構築後の正確性の確認

正確なインターコネクトを構築する複雑さを検査すると、構築後の分析の重要性が明らかになります。構築フェイズ後の電流分布の精度を確保する事は、設計プロセス中に静的もしくは制限された電流の考慮から生じる問題を防ぐために重要です。従来のレイアウト完成後に実行されてきた寄生抽出プロセスでは、変更が必要である場合、軽微な調整から広範囲に及ぶ再設計が発生し、設計が遅延する可能性がありました。このボトルネックを回避し、時間内に設計を完了するには、積極的でダイナミックな戦略が不可欠です。こうした戦略は寄生抽出の繰り返しを最小限に抑え、設計サイクルの長期化を回避し、インターコネクトの精度と信頼性を確保します。

寄生抽出 : 寄生への聖戦

寄生抽出はレイアウトのライフサイクルにおいて最も重要であり、厳しい仕様をクリアしレイアウトの精度を高めます。これらの寄生を正確に考慮する事は、回路シミュレーションの精度向上、結果の信頼性を確保する事に役立ちます。強固で耐久性のある SoC を設計するためには徹底した EMIR のチェックを実施する事が不可欠です。これは全ての物理設計のコンポーネントが最初から電気的に良好であり元の設計の意図を満たす事を確保します。さらに長期的な信頼性を確保するには、インターコネクトの正確性を『correct-by-construction』として検証する事が不可欠です。各製造プロセスは各レイヤや関連するビアに対する許容電流を決定する複雑なルールにより管理されています。これは逆流電流により変わる可能性があり、レイアウトエンジニアはレイヤやビア毎の許容電流に関するプロセスの制約に準拠するために厳密に精査し、繰り返しシミュレーションと修正を行う必要があるかもしれません。これは特に複雑なアドバンスドノードが該当します。これらのノードは、得られるものは多いですが、重大なリスクも伴います。回路設計者が元の設計の意図を検証する前にLVS、DRCクリーンなレイアウトを待つと不確実性が増します。電気的な影響を考慮せずコンポーネントの配置配線が行われ、この影響が明らかになるのは寄生を考慮したポストシミュレーションを実行するフェイズのみになります。その結果、設計チームは意図を考慮したデザインを完成させる為に反復が長引き、生産性が低下する事となります。

[図1] 従来設計フロー

レイアウトを設計する際、現レイアウトまたは変更箇所が EM などの電気的設計の要件にどのような影響を与えるかについて、すぐにフィードバックを得る事ができればいかがでしょうか？それとも、レイアウト完了後の抽出結果から、寄生の問題を発見しますか？抽出に関連した設計の調整はスケジュールを大幅に乱す可能性があり、軽微な変更から大幅な変更にまでエスカレートする可能性があります。

積極的なアプローチ : インタラクティブシミュレーションとダイナミックチェック

したがって、武装要請は潜在的な災害の芽を摘み取るダイナミックなアプローチであり、Cadence Virtuoso Studio のような最新のツールが、インタラクティブなSimulation-Driven Routing (SDR) と Electrically Aware Design (EAD) フローで先頭に立ちリードしています。

Virtuoso Simulation-Driven Routing : 早期警告システム

Simulation-Driven Routing により、設計者はレイアウトが、シミュレートされたデータセットへ準拠しているかを確認できます。これにより、設計プロセスの早い段階で EM や寄生の問題を特定できます。Virtuoso Simulation-Driven Routing は電気的必要性に基づく『correct by construction』を満たす配線への一歩です。インタラクティブ配線中に電流密度と最大抵抗のデザインルールを考慮する環境を提供します。この先見は自動車や航空といった長期にわたる信頼性を必要とする業界にとって非常に重要となります。独自のインデザインソリューションを備えたVirtuoso Simulation-Driven Routing はレイアウト設計者が電流密度の制約を満たす予測可能なフローを実現する強力で新しい手法を提供します。その結果サインオフまでの時間を短縮し生産性と設計の信頼性を向上させます。Simulation-Driven Routing は、レイアウト設計者がインタラクティブ配線によって設計スケジュールを守れるだけでなく、次のような支援にもなります：

ネット毎の電流分布の視覚化
ネットトポロジーに従い電流を計算するために Simulation-Driven Routing を制御
推定した電流に従い、配線とビアのサイズを自動調整
推定した電流に従い、デバイスを自動接続
EAD Browser を使用し EM 違反を修正
反復回数が削減され、レイアウトの生産性が最大 50% 向上

Virtuoso EAD Flow : 発生する課題の視覚化

EAD フローは単なるチェックを超えて、レイアウト編集中に RC 寄生成分をその場でキャプチャおよび視覚化し、違反を修正する事を目的としています。Cadence Virtuoso Studio Electrically Aware Design (EAD) を使用すると、デザインを変更する事によりレイアウトや回路のパフォーマンスにどのような影響を与えるかについて即座にフィードバックを得る事ができます。この技術は瞬時に EM チェックが可能になるだけでなく、寄生を含む再シミュレーションも可能になります。設計者は初期の重要なネットから仕上げまで、レイアウトの任意のセグメントを再シミュレーションして、元の設計仕様が遵守されている事を確認できるようになります。これらの進歩は設計効率を向上させ、設計者はレイアウト中に微調整と最適化を行い最高のパフォーマンスを発揮する事ができます。EAD を早くから導入している設計者は設計期間を少なくとも 30% 削減する事ができインプリと検証の間にかかる反復のループを大幅に削減できると報告しています。それは、事後的な修正から事前的な保護への、パラダイムの再構築を意味します。

[図2] 従来フロー / EADフロー / SDRフローの違い

結論

SoC 設計の分野は常に進化しており、サイズの縮小による EM や IR ドロップといった恐るべき相手と対峙する事になります。しかしながら、Virtuoso Simulation-Driven Routing や EAD といった最新の手法で、設計者は迎え撃つ事ができます。リアルタイムに得られる結果を用いれば、設計者は高品質なレイアウトを、効率的に作成できるでしょう。

カスタムIC／ミックスシグナル Blogs 無料定期購読のご案内

新規ブログが公開された際に通知を受け取る方法を、こちらにてご案内しています。是非ご登録ください。

お問い合わせ

ご質問や一般的なフィードバック、または今後のブログ・トピックのご提案は、日本ケイデンスフィールド・マーケティング部 cdsj_info@cadence.com までメールでお問い合わせください。

Virtuoso Studio: 私は正しい？ 寄生抽出の観点