Custom IC Japan

Community Member

Blog Activity
Options

Virtuoso Studio IC23.1がリリースされました

• 2 minute read

Virtuoso Studio IC23.1の製品リリースがCadence Downloadsからダウンロードできるようになりました。サポートされているプラットフォームやその他のリリースの互換性情報については、インストールディレクトリのREADME.txtファイルを参照してください。

 

IC23.1

以下は、Virtuoso Studio IC23.1リリースのハイライトです：

ケイデンスのカスタムIC設計ソリューションは、カスタム設計とアナログ設計の未来を切り開くVirtuoso Studioによってさらに進化しました。30年にわたる業界での経験を活用し、RF、フォトニクス、ミックスシグナル、高度なヘテロジニアス設計を幅広くサポートします。AIを搭載した新しいVirtuoso Studioは、自動化と革新的な機能、再構築されたインフラストラクチャ、従来の設計の枠を超えた新しいレベルの統合により、生産性を向上させます。

Virtuoso Analog Design Environment の機能

Virtuoso Visualization and Analysis 波形アプリケーションをローカルまたはリモートマシンの別プロセスとして使用し、プロッティングをスタンドアロン・プロセスに分散します。これにより、Virtuoso ADE ExplorerまたはVirtuoso ADE Assemblerはプロット操作中でも完全に応答するため、これらの製品の生産性が向上します。プロット中に消費されたメモリは、Distributed Plotウィンドウが閉じられたときにオペレーティング・システムに戻されます。

Distributed Re-Evaluationモードを使用すると、大規模なマルチテスト、マルチコーナー実行の性能が向上し、このタスクをリモート・コンピュータに分散させることで、式の再評価中に完全なGUI応答が可能になります。この機能は、シミュレーション後に測定式や仕様を追加または修正する必要がある場合に役立ちます。

何百ものシミュレーション・ジョブを並行して実行する場合は、よりロバストでスケーラブルなLSCSモードを使用します。デザイン・ネットリストは、ポイント、テスト、およびRun Plan間で可能な限り共有され、ディスク容量を削減し、性能を向上させます。最適化されたプロセス間通信を活用してメッセージ・キューへの過負荷を回避し、NFSの同期を有効にして分散ファイル・システム上のデータの整合性を確保します。

複数の回路条件や解析の測定仕様を含む複雑な要件の検証には、複合要件 (composite requirements) を使用します。これらの複合要件のサポートは、MS Excelを使用した要件のインポートとエクスポート、verification spaceの割り当て、および全体的なカバレッジ・レポートで利用できます。

Checks/Asserts results viewのハイパーリンクを使用して、各違反の波形をプロットし、迅速なデバッグを可能にします。Checks/Assertsシミュレーション中に、デバイス・チェックまたはSOA違反が検出されると、電圧、電流、または動作点パラメータの波形情報が自動的に保存されます。

Virtuoso Layout Suite Core Editing Features

Virtuoso Studioで新しいDesign Reviewフローを使用することで、デザインのレビュー及び修正の工程を構築します。 設計者であってもレビュー担当者であっても、デザインに関する情報をより適切に統合できるようになりました。 Design Reviewでは、すべてのレビューの詳細が参照できるように一ヶ所にまとめられています。

Diagnostic Centerは、セルフヘルプおよびパフォーマンスのトラブルシューティング、またはデータ整合性の問題への対処のために新しいワンストップショップとして使用されます。 特にHealth Monitorは、パフォーマンスを向上させるためにVirtuoso Studioをセットアップするのに役立つ情報を提供します。 また、Health MonitorはVirtuoso Studioやその他のプロセスによって使用されるシステムのリソースを追跡し、セットアップを遅くする外部要因を特定します。 より多くのデバッグデータにアクセスする事で、データ整合性の問題を簡単に修正し、パフォーマンスの問題を報告し、状況を改善することが可能です。

Schematic Assistantを使用し、現在開いているレイアウトデザインに対応する回路図をレイアウトウィンドウ内に表示でき、画面の表示領域を節約します。 これはVirtuoso Layout Suite XL 以降で利用できるドッキングアシスタントです。 アシスタントは、レイアウトへの移動、パン、ズームおよびクロス選択をサポートします。

Group Arrayを使用することでXLのコネクティビティ情報を保った状態でデザイン内にオブジェクトの繰り返しパターンを素早く作成できます。 行数と列数、セル間の間隔、個々のセルの方向等グループ配列の属性を簡単にカスタマイズできます。

Application Readiness Checker を使用することで、ソースからのレイアウトのチェック及び更新プロセスが改善され、チェックと更新を1対1に対応させ、アプリケーション毎に必要なチェックを選択できるようにします。 SKILLベースのチェックや更新テストを登録することでチェック内容を拡張することも可能です。 LVSチェック完了のデザインの場合、ツールはチェックと更新を実行する前に回路図とレイアウトの対応関係を自動的に更新し、最適化します。

Check Against Source機能を使用し、編集コマンドによってレイアウトと回路図の間に差異が生じた場合に、キャンバス上にマーカーとグリフを作成できます。 これにより、瞬時にフィードバックを得て問題を修正し、回路図との対応関係を維持することができます。 この機能は環境変数incrementalCasで有効にできます。

2つのビューを同期させるために、ダミーインスタンスを回路図へインタラクティブにバックアノテーションします。 Back Annotate Dummiesフォームの行と列の配置が改善され、m-factoredまたはiteratedインスタンスがサポートされました。

Generate Layout と Update Components and NetsフォームのPinテーブルが刷新され、オプティカル(フォトニクス)ピンとエレクトリカル（電気）ピンの両方を同じテーブルに表示できるようになりました。 この新しいテーブルでは、すべてのPinパラメータに対して列のフィルタリングと複数のフィールドの編集が可能です。

Capture and Replay Assistantを使用し、デザイン内の一連のアクションを記録し、セルビューおよびセッション間で再現させます。

Copy Route機能を使用することで、単一のバスビットをトポロジー参照元として使用し、長距離の数千本のバス信号を迅速かつ確実に段階的に生成できます。 リファレンスから必要に応じて配線幅、層、間隔を変更するオプションを使用し、残りのバスビットを自動的に作成できます。 これにより、すでに配線されているバスへの新規バスビットの追加が容易になります。 プレビューモードでは、バス配線に対する障害物を検出し、それらを移動して配線用のスペースを確保できます。

DRC Fixオプションを使用してDRCの問題をチェックし、Create Wireコマンドの実行時にレイアウト内に DRCクリーンなビアが作成されるようにします。

Auto Via Assistantを使用し、ビアの状況を分析および自動作成します。

Automatic Twig Generation機能を使用し、複数の並列パスに同じ電流を分配するために必要なメッシュTwigの数を制御できる電流分配機能を提供することで、インタラクティブなメッシュ配線を簡素化し、Twigの積み重ねの必要性を回避できます。

レイアウトの物理層の断面を表示するには、Cross-Section Viewerを使用します。 Viewerは異なるレイヤーを上から下へ断面として表示します。

Virtuoso Layout Suite Automation Features

Virtuoso Layout Suite MXLを使用すると、Layout EXLのすべての機能と、成熟したプロセスノードから先端プロセスノードにわたりすべての設計スタイルに対応する統合インターフェイスで利用できる新しい統合自動配置配線ソリューションを利用できます。 Layout MXLは、異種設計ソリューションを提供するテクノロジを備えており、チップ、パッケージ、および PCB コンポーネントの寄生、電気的、および熱的側面の協調設計および協調解析をサポートし、意図した回路の動作を実現するため、システムのコンテキストでIC設計するデフォルトのコックピットとして使用できます。

Virtuoso StudioのVirtuoso Layout Suite MXL Tierは、カスタムレイアウトの実装を数日から数分に短縮する統合配置配線 (P&R) ソリューションを提供します。デバイス、スタンダードセル、チップアセンブリの様々な設計スタイルに対応したクラス最高の配置配線エンジンにより、レイアウトの生産性を向上させます。 Virtuoso Layout Suiteの使いやすい統合インターフェイスを介した自動化エンジンにより、設計ニーズに応じたシームレスなP&Rフローを構築し、最高品質を達成し、最終結果を得るまでの処理時間を短縮します。

Virtuoso Studio の改良された自動化P&Rソリューションを使用すると、先端プロセスノード上でDRCを考慮したアナログおよびカスタムデジタルデバイスレベルのレイアウトを容易に作成できます。インテリジェントなデバイスのグループ化、デバイスアレイ配置制御の強化、ロウベースおよび不均一グリッドベースのデバイススナップ、高度なセルフィル等は、対称的なアナログデバイス配置の自動化を推進するいくつかの機能となります。 メッシュ配線構造をサポートするWidth Spacing-based(WSP)トラックパターンでの自動配線により、FinFETプロセス技術における多数の直列および並列デバイスの複雑な配線トラブルが軽減されます。

業界をリードするInnovus Implementation SystemのGigaPlaceおよびNanoRouteエンジンがVirtuoso Layout Suite MXLにシームレスに統合され、ミックスドシグナル設計の先端ノードのデジタルブロックに高効率なスタンダードセル自動化P&Rソリューションを提供します。

使い慣れたGUI駆動のユーズモデルでこれらのエンジンを使用し、シームレスなデジタルブロック実装を実現します。 インテリジェントなデータ抽象化により、迅速な配線結果を得ることができます。 強力なプリルートチェッカーにより、高品質の配線結果が保証されます。

Virtuoso Layout Suite MXLで強化されたVirtuoso Chip Assembly Routerを使用し、ブロックレベルの配線課題を解決します。 この配線機能は、成熟プロセスノードのトラックベースおよび非トラックベースのレイアウトにおいて結果を得るまでの時間を短縮し、品質を向上させます。 また、InnovusのNanoRouteエンジンを使用し、先端プロセスノードのブロックレベルの配線を実現します。

詳細については、Integrated Place and Routeアプリケーションノートをご参照してください。

Virtuoso Multi-Technology Solution Features

Layout MXL TierでVirtuoso Multi-Technology Solutionを使用できます。

Virtuoso Multi-Technology Solutionを利用するにはAllegro Package Designer Plus 17.4または22.1を使用する必要があります。

バックグラウンドでAllegroのDRCチェックエンジンを活用することで、Virtuoso Multi-Technology環境内のパッケージレイアウトのDRC問題をチェックできます。

Virtuoso Multi-Technology SolutionでPackaging Busオプションを使用し、丸いエッジを持つパッケージングバスを作成可能です。

Virtuoso Multi-Technology SolutionでAssisted Round Trip flowとAllegroを使用し、Die作成の初期段階の変更をサポートします。

Virtuoso Electromagnetic Simulation Features

XL準拠でないデザインには、EMXとQuantus Extraction Solutionのポストレイアウト・シミュレーションを使用してください。LVSの出力がレイアウトのコネクティビティ情報として使用されます。

Virtuoso 3D ViewerでEMXの電流密度を表示するには、Currentsアシスタントを使用します。

Virtuoso Documentation Viewer

新しくてスマートなクラウドベースのヘルプビューアを使用して、トピックベースでケイデンスのドキュメントを閲覧できます。新しいビューアは、オフラインとオンラインのモードをサポートし、インテリジェントなトピックベースの検索、ユーザの経験に基づくパーソナライズ、24時間365日のコンテンツ更新など、新時代のヘルプ機能を提供します。

これら、およびこのリリースで導入されたその他の新機能や強化機能の詳細については、こちらをご覧ください：

ご質問とフィードバックは virtuoso_rm@cadence.com にメールをお送りください。

Virtuoso Release Team
Translator: Jiale Dou & Yoko Watanabe

カスタムIC／ミックスシグナル Blogs 無料定期購読のご案内

新規ブログが公開された際に通知を受け取る方法を、こちらにてご案内しています。是非ご登録ください。