System Analysis Knowledge Bytes: PCIe 5.0の初期設計サインオフを迅速化させるTopology WorkbenchのPCIe 5.0コンプライアンスキット

4 Sep 2022 • 1 minute read

System Analysis Knowledge Bytesブログシリーズでは、Cadence® が提供するシステム解析ツールの機能と可能性について説明しています。このシリーズは、この分野での役立つ機能等に関する学識を提供することに加えて、システム解析に関連する知識と経験を共有するブロガーと専門家の意見を放送することを目的としています。

Peripheral Component Interconnect express (PCIe)は、高帯域幅とデータ転送のパラダイムシフトを組み込んだ高速インターフェースの1つです。このPCIe は、GPU, WiFi カード, ビデオカード, SSD などに使用されるコンピューター拡張カードの高速コンポーネント間の相互接続に使用されます。このPCIeの特徴に高帯域幅と合理的なコンポーネントコストが組み合わされ、今後も更なる進化が期待できます。

このブログでは、Topology Workbench環境にパッケージ化されたAdvanced SIツールが、PCIe 5.0チャネル特性評価をどのようにサポートするかについて説明します。このツールは、メモリやその他の高速相互接続インターフェースのPower Aware Signal Integrity(SI)解析で直面する課題に効果的に対処します。

Topology Workbench環境は、Algorithmic Model Interfaces (AMI) およびInput/Output Buffer Information Specification (IBIS) モデルやトポロジー内のさまざまなサブ回路によって、その能力を飛躍的に高めることが出来ます。その結果として、高速シミュレーション実行時間、少ないメモリ消費、高い収束性、SSN特性評価、アイダイアグラム、タイミングジッタ性能、バスタブ曲線からのBERなどの複数のFigures of Merit (FOM)の提供を実現します。

Topology Workbench環境では、トランジスタレベルのSPICEネットリストの解析と異なり、高性能コンピューティングによる実行時間を短縮することが出来ます。また、SystemSI (SerDes) のソリューションや高速コンプライアンスキット(PCIe, HDMI, MIPI-C-PHY および MIPI-M-PHY, USBや 100Base など ) のソリューションも提供しています。

Figure: Interconnections and Waveforms in Topology Workbench

PCIe 5.0 コンプライアンスキット (チャネルおよびクロストーク解析)

Topology Workbenchでは、PCIe 5.0コンプライアンスキット(チャネルおよびクロストーク解析)により、SI/PIエンジニアは様々なSI/PIの課題を克服し、時間を短縮して設計サインオフを高速化できます。さらに、”what-if ” による設計サイクルの早い段階で高速インターフェースに必要なさまざまなFOMを解析して、設計の反復と市場投入までの時間を短縮できます。

Figure: PCIe 5.0 Channel Analysis with Compliance Report in Topology Workbench

PCIe 5.0固有のコンプライアンスキットのチャネルおよびクロストーク解析において、SI/PIエンジニアは、アイダイアグラム、トランスミッタとレシーバのインサーション/リターンロス、確率密度関数(PDF)プロットなどのSIパフォーマンス指標を生成するために、スティミュラス定義、モデル選択やTransmitter Jitter and Noise (Frequency Offset, Transition Random Jitter and Transition Deterministic Jitter)を必要とします。SI/PIエンジニアは、独自の高速デザインを簡単に作成し、SIパフォーマンス指標全体を観察することもできます。

Figure: PDF Plot for PCIe 5.0 Channel Analysis

Topology Workbenchは、各サブ回路と関連する仕様を理解することによって、PCIe 5.0のクロストーク解析（片側）向けのコンプライアンスレポート生成もサポートしています。Topology Workbench環境の高速コンプライアンスキットは、PCIe, HDMI, MIPI-C-PHYおよびMIPI-M-PHY, USBや100Baseなどの高速インターフェ-スの設計サイクルの反復を減らすことで初回成功率を高めます。

Figure: PCIe 5.0 Crosstalk Analysis in Topology Workbench environment

同様にPCIe 5.0クロストーク解析のすべてのパフォーマンスパラメータを取得するには、レポート生成前にコンプライアンス項目の選択フォームのStressed/Swept Jitter オプションの選択を解除する必要があります。以下に示すように、チャネルおよびクロストーク解析向けのコンプライアンスレポートには、Eye Height, Eye Width, Eye Mask, BER, Insertion Lossや Return LossなどのSIパフォーマンス指標が含まれます。さらに、レポートには、選択した各コンプライアンス項目の結果が表示されます。