Community PCB解析／ICパッケージ解析 System Analysis Knowledge Bytes: Sigrity XtractIMのチップ-パ…

Author

SPB Japan

Community Member

Blog Activity
Options
  • Subscriptions

    Never miss a story from PCB解析／ICパッケージ解析. Subscribe for in-depth analysis and articles.

    Subscribe by email
  • More
  • Cancel

System Analysis Knowledge Bytes: Sigrity XtractIMのチップ-パッケージ協調解析による電力サインオフのテクニック

• 1 minute read

System Analysis Knowledge Bytesブログシリーズでは、Cadence®が提供するシステム解析ツールの機能と可能性について説明しています。 このシリーズは、この分野での役立つ機能等に関する学識を提供することに加えて、システム解析に関連する知識と経験を共有するブロガーと専門家の意見を放送することを目的としています。

 チップ-パッケージ協調解析のサインオフを完了するためには、ポートグループを定義する方法に柔軟性が必要になります。 SigrityTM  XtractIMTM テクノロジーの Enable PLOC Optimization オプションを使用すると、ピン位置(PLOC)グルーピングを最適化できます。PLOC グルーピングの最適化サポートは、大規模パッケージ向けのVoltusTM IC Power Integrity Solutionの実行時間とメモリを改善するきっかけとなりました。

PLOCファイルの最適化を使用すると、チップ-パッケージの協調解析でサインオフを高速化できます。Voltus IC Power Integrity Solutionによって生成されたPLOCファイルをXtractIMでロードし、パッケージのピンごとのRL解析を使用し、より優れたPLOCグループ化ファイルを出力できます。この最適化されたポートグループ化ファイルには、同等のインダクタンスとピン間の抵抗が最小なピン記述が含まれております。しきい値を調整するだけで、シミュレーションを実行せずにPLOCファイルをすばやく再作成できます。

PLOCグループ化の最適化により、サインオフに必要な時間が短縮されます。また、標準的なコンピューターで解析が実行できるため、大規模パッケージのチップ- パッケージの解析効率性を向上させることができます。Enable PLOC Optimization オプションを使用するには、次の手順に従います。

 

Step 1: テストケースのロード

XtractIMにテストケースをロードすることから始めましょう。OPT_PLOC_01.ximxファイルは、<Sigrity2021_install_path>\doc\XtractIM_Tutorial\tutorial_examplesからロードできます。

 

Step 2: シミュレーション設定

次に、Simulation Setup –> Setup for Power / Ground Analysis を選択します。 DiePad-to-BGA DC Resistance を選択し、Enable PLOC optimization オプションを有効にします。 Nets to Be Assessed リストから電源ネットとGNDネットを選択します。 次に、シミュレーションを実行します。

Step 3: PLOC 最適化

シミュレーションが完了したら、View/Export Results カテゴリでPLOC最適化を実現する次のステップに進むことができます。Per Pin Properties の Setup for PLOC Optimization を選択します。 次に、PLOC Optimization Setupウィンドウで、Assess input PLOC Groups オプションを選択します。 ここで、次のオプションを設定します。

  • Pin-to-pin R in each group smaller than に 1.00 mOhm を入力します。
  • Per-pin R difference in each group less than に 10% を入力します。
  • Per-pin L difference in each group less than に  10% を入力します。


Step 4: ダイとパッケージの接続

次に、Load MCP header/PLOC file の中にある最適化されたPLOCファイルをロードします。Match Package をクリックすると、MCP Auto Connectionウィンドウが表示されます。SPDレイアウトデータベースのピンをPLOCファイルのピンと簡単に一致させることができます。これを行うには、左側の回路ノードから2つのピン ( Left Pin1 と Left Pin2 ) を選択します。 同様に、右側の回路ノードから2つのピン ( Right Pin1 と Right Pin2 ) を選択します。 次に、Match をクリックします。

 

MCP Auto Connectionウィンドウで View Pin Mapping をクリックすると、ピンマッピングレポートを表示できます。

ピンマッピングに問題がなければ、OK をクリックします。

 

Step 5: 新しいPLOCグルーピングファイルの表示

PLOC 最適化設定ウィンドウで行った変更を保存した後、Per Pin Properties の PLOC File after Optimization を選択して、新しいPLOCグループ化ファイルを表示します。

 

PLOCファイルの最適化がいかに簡単であったかご確認頂けましたでしょうか。PLOCファイルを作成し、ダイをパッケージに接続する方法については、関連リソースに記載のビデオを参照してください。

Related Resources

Product Manual

XtractIM User Guide

 Video

Pin-Based Model Extraction Using PLOC File in Sigrity XtractIM

この情報がお役に立てば幸いです。PLOCファイルを最適化するためのEnable PLOC Optimizationオプションを試してみていただければ幸いです。

これからもCadence SigrityとSystems Analysisの世界で何が新しくなったのかを探求し続けていきます。最新の機能については、Sigrity and Systems Analysis2021.1 What's New を確認してください。これからも楽しみながら読んで頂ければ幸いです！

Sanyukta Dhanorkar

Contact Us

Cadence Sigrity and Systems Analysis製品とサービスの詳細については、www.cadence.com にアクセスしてください。

System Analysis Knowledge Bytesのブログシリーズについて最新記事公開の通知を希望される場合は、PCB解析／ICパッケージ解析 Blogsカテゴリのページを開き、画面左上のSubscriptionsよりブログの購読登録(無料)をお願いします。

登録方法は、こちら よりご確認ください。

この記事に関するお問合せは、cdsj_info@cadence.com までお願いいたします。

Author: Sanyukta

Translator: Takuya Moriya

このブログの英語版は こちら より