3D-ICおよびヘテロジニアスインテグレーションによる高度なAIスケーリング

14 Sep 2026 • Less than one minute read

AIおよびハイパフォーマンスコンピューティング（HPC）設計が最先端プロセスノードへと進化するにつれて、設計イノベーションは個々のダイの枠を超え、3D-IC技術によって実現されるマルチダイやヘテロジニアスインテグレーションへと、一層拡大しています。しかし、従来のモノリシックチップを超えるには、先端パッケージングだけでは不十分です。システム全体の複雑性が増しても、設計成立の予測性を確保しながら確実に実装・量産へつなげられる設計手法が必要となります。
本ブログでは、ケイデンスがTSMCと連携^（※１）し、３D-IC向けのTSMC 3DFabric®テクノロジーおよびフォトニクスおよび高速インターコネクト向けのTSMC-COUPE®^TMを活用した3D-IC設計をどのように支援しているかをご紹介します。また、マルチフィジックス解析やサインオフ対応インフラストラクチャが、こうしたシステム設計をどのように支えているかについても解説します。

（※１）参考：ケイデンス、TSMCとのパートナーシップを拡大し次世代AIシリコン設計を加速
https://www.cadence.com/ja_JP/home/company/newsroom/press-releases/pr/2026/cadence-collaborates-with-tsmc-to-accelerate-design-of-next.html

チップを超えて拡張するAI
AIおよびHPCアーキテクチャがチップレットや3D-ICへと移行する中で、課題は単により多くの演算性能やメモリを統合することだけではありません。現在は、システム全体を確実に設計し、検証することが求められています。設計規模が拡大し、システム要件が増大する中で、設計チームは性能、信頼性、サインオフの予測可能性を維持する必要があります。
また、維持すると同時にダイ、パッケージ、およびインターコネクト間にまたがる、より広範な相互作用を管理しなければなりません。その課題は現在、以下の複数の側面にまで広がっています。

3D-ICにおけるフルスタック・クロージャ －アーキテクチャやパッケージの設計反復と設計上の問題を解析・修正・最適化することで、ダイ、パッケージ、インターコネクト、およびシステム間の相互作用を調整します。
マルチフィジックス・サインオフの複雑化 －熱、PI(パワーインテグリティ)、応力／反り（ワーページ）、EM（電磁界）、エレクトロマイグレーションなど、密接に関連する要素を管理します。特に熱クロージャは、信頼性と歩留まりの観点から重要な課題となっています。
規模の拡大と計算負荷の増大 － 100万個を超えるバンプ、コーナー条件やサインオフ項目の爆発的な増加、大規模メッシュ解析に対応しながら、実行時間、処理容量、スケジュールへの過度な負荷を回避します。

これらの課題に対処するには、従来型のマルチダイインテグレーションだけでは不十分です。システムレベルのサインオフ対応アプローチが求められており、それは、設計全体にわたる相互作用の管理、電源解析およびマルチフィジックス解析の統合、そして先進的なAIおよびHPCプロジェクトを計画どおりに推進できる十分な拡張性を備えたものである必要があります。このような点において、ケイデンスとTSMCの協業は特に重要な意味を持ちます。
ケイデンスは、AI、HPC、およびクライアント推論アプリケーション向けのマルチダイアーキテクチャへの移行を支援するため、TSMCとの協業を拡大しました。この協業によりケイデンスは、サインオフ対応のエンドツーエンド設計インフラストラクチャと認定済みの先進設計フローを提供します。これは、TSMCのN3、N2、A16^TM、およびA14プロセステクノロジー向けの3D-ICおよび最先端AIシリコン設計のための包括的な設計フローであり、この設計フローにおいて、TSMC 3DFabric®は3D-ICおよびヘテロジニアス集積のためのシステムレベルの基盤を提供します。また、TSMC Compact Universal Photonic Engine（TSMC-COUPE^TM）は、先端パッケージ内における高帯域幅の光インターコネクト向けに、シリコンフォトニクスおよびコパッケージドオプティクス（CPO: Co-Packaged Optics）に対応します。
以上により顧客は、設計反復回数の削減、設計フロー全体の整合性向上、生産性向上を実現するとともに、テープアウト品質の成果へ向けて、より確実かつ予測可能な開発を進めることができます。
さらに、先進的な設計フローは個々のチップの設計を超え、チップレットの統合、パッケージ最適化、システムレベルのシグナルインテグリティ(SI)およびパワーインテグリティ(PI)解析を含む、システム全体の統合へと拡張します。その結果、ダイからパッケージ、インターコネクト、さらにはシステム全体に至るまで、階層全体にわたる複雑性への対応を支援する、より包括的な設計手法を提供することができます。

マルチダイおよびヘテロジニアスインテグレーション向け Cadence 3D-ICソリューション
Cadence Integrity 3D-IC PlatformとAllegro X Advanced Package Designerは、3D-ICおよびヘテロジニアスインテグレーション向けに、システムレベルの計画立案から、チップレット設計およびパッケージ実装、マルチフィジックス解析、サインオフ、さらにはダイ間（Die-to-Die）インテグレーションに至るまでをカバーする統合フローをサポートします。
この統合アプローチは、ダイ、パッケージ、実装に関する意思決定をより早い段階で整合させることを可能にし、AIシステムの規模と複雑性が拡大するにつれて、その重要性はさらに高まっています。
また、Cadence 3D-ICソリューションは、積層ダイのユースケースを含むTSMC-COUPE^TMリファレンスフローをサポートするとともに、Virtuoso Heterogeneous Integration手法におけるシリコンフォトニクス設計にも対応しています。これにより本ソリューションは、複雑なマルチダイシステムにおいて、ダイ、パッケージ、および実装フローの整合を支援することが可能となります。
Cadence 3D-ICソリューション領域全体にわたる設計フローには以下の要素が組み込まれています。

ダイ、チップレット、インターポーザ、パッケージアーキテクチャ全体にわたるシステムレベルの計画立案
チップレット実装、クロスダイでの最適化、およびパッケージのコデザイン
熱から電磁界、タイミング、パワーインテグリティ(PI)、および物理検証にわたるマルチフィジックス解析
先進的なヘテロジニアスシステム向けのダイ間インテグレーション（Die-to-Die Integration）およびシリコンフォトニクスのサポート

TSMCの3DFabric®エコシステムおよびTSMC-COUPE^TMリファレンスフローと連携したケイデンスのソリューションは、複雑なマルチダイシステム向けソリューションに加え、超高速かつ低消費電力のインターコネクトを実現するフォトニクス統合ソリューションを提供します。
これによりケイデンスは、顧客が初期段階の設計探索およびパーティショニングから実装、パッケージ実現、解析、検証、さらにダイ間インテグレーション（Die-to-Die Integration）までをつなぎ、アーキテクチャ設計からテープアウトまでをより高い確信を持って進められるよう支援します。

熱・PI・SIにわたるマルチフィジックス解析
AIシステムの大規模化が進むにつれて、マルチフィジックスの影響はますます重要になっています。システムのパフォーマンスと長期的な信頼性を確保するためには、熱特性、パワーインテグリティ(SI)、シグナルインテグリティ(SI)を包括的に解析する必要があります。設計の複雑化に伴い、このような連成解析は「あればよいもの」ではなく「不可欠なもの」となっています。
ケイデンスは、以下を含む包括的なマルチフィジックスソリューションを提供しています。

Celsius Thermal Solver：熱解析
Voltus IC Power Integrity Solution：パワーインテグリティ(PI)解析
Clarity 3D Solver および EMX Planar 3D Solver：電磁界解析およびシグナルインテグリティ(SI)解析

解析結果とサインオフ要件の整合
先進的な3D-ICシステムにおいては、単に解析を実施するだけでは不十分です。解析結果は最終的なサインオフと整合している必要があります。初期段階の解析結果とサインオフ結果に乖離が生じると、その結果として、多くの場合、コストのかかる手戻り、追加の設計反復、そしてスケジュール上のリスクにつながります。
ケイデンスは、Pegasus Physical Verification Platformなどのヘテロジニアスシステム向けにサインオフ技術とマルチフィジックス解析を連携させることで、この課題に対応しています。初期段階の設計探索から最終検証まで、設計フロー全体を通じて一貫性を維持し、エンジニアリングチームに対して、より信頼性の高いクロージャ達成への道筋を提供します。
この連携により、以下が実現されます。

設計ステージ間の整合性を向上
後工程における手戻りを削減
テープアウト品質の達成に対する確信を強化

システム統合からAI駆動型設計への移行
3D-ICおよびヘテロジニアスインテグレーションは、従来のモノリシック設計の限界を超えてAIシステムを拡張するうえで、業界を後押ししています。一方で、これらのシステムの複雑性が増すにつれて、設計ワークフローそのものを管理することが重要な課題となっています。昨今、エンジニアリングチームは実装からサインオフに至るまでの設計フロー全体において、より多くの変数、より多くの技術領域、そしてより多くの相互作用に対応しなければなりません。
次回のブログでは、ケイデンスがTSMCとどのように連携し、AIを活用したエージェント対応設計フローによって、この課題に取り組んでいるかをご紹介します。
これらの設計フローは、設計チームがますます加速するする複雑性に対応しながら先端プロセスノードでの設計最適化を効率的に進められるよう、支援します。

ケイデンスの戦略的ファウンドリパートナーとの取り組みによってチップ設計にどのような変革が起きているのか、ぜひご覧ください。
ケイデンスは、TSMC OIP Ecosystem Forumのプラチナスポンサーです。ぜひケイデンスブースへお立ち寄りいただき、AIエージェント、デジタル・フルフロー、サインオフ、カスタム設計、および設計IPソリューションを実現する最新技術について、当社のエキスパートにご相談ください。

また、TSMC OIP Ecosystem Forumについては、以下をご参照ください。
グローバルOIPエコシステムイベント