ケイデンスのエージェント型AIがSoC/システム・エンジニアリングの時間を数ヶ月短縮

現代の設計環境は、設計サイクルの短縮、複雑化、そして限られたリソースといった課題に直面し、急速に進化を遂げています。こうした状況下で、エンジニアたちはこれらの課題を克服するためにAIを活用しており、チップ設計における重要な転換期を迎えています。TECHnalysis Researchの調査によれば、先進的なシリコン設計（28nm以下のプロセス技術を採用）のおよそ50%以上がAIの支援を受けて設計されています。エージェント型AIツールは、SoCやシステム設計における作業時間を数ヶ月単位で短縮し、より迅速で効率的なワークフローを実現します。この技術により、チップの設計、検証、解析の限界を押し広げ、革新のスピードを大きく加速させています。 

AI主導の設計への移行は、業界全体を再構築する大きな転換点となり、ケイデンスはこの変革の最前線に立っています。40年にわたる設計の歴史を持つケイデンスは、「CadenceLIVE Silicon Valley 2025」において、エージェント型AIを半導体およびシステム設計に統合するビジョンを発表しました。このビジョンは、デジタル設計、デバッグおよび検証、カスタム/ミックスドシグナル設計、PCB、システム設計など、幅広い分野を網羅しています。目指すのは、エンジニアリングの生産性を飛躍的に向上させ、迅速に成果を得ること、そしてPPA（性能・消費電力・面積）を最適化した最高の製品を、最短時間で市場に届けることです。

半導体およびシステム設計へのエージェント型AIの導入 

設計に自立型AIを適用するには、いくつかの段階に分けて考えることができます：

レベル1. 最適化AI

この基盤レイヤーでは、AIを検証および設計プロセスに統合し、強化学習やのトレーニングを活用して、性能、面積、コスト、スケジュールの最適化を実現します。これにより、エンジニアは精度を保ちながら、効率的にスループットを向上させることが可能になります。

レベル2. 対話型LLM

ワークフローに大規模言語モデル（LLM)を導入することで、テキストベースのクエリ作成や対話が可能になり、ツールのスクリプトや設定、コード・ユーティリティの実行などの作業が効率化できます。AIアシスタントがユーザの質問に答え、新規ユーザの参入障壁を大幅に下げ、エンジニアの生産性と創造性を飛躍的に高めます。

レベル3. 複雑な推論

この段階では、AIエージェントが計画、実行、評価といった一連のプロセスを通じて、より高度で複雑なタスクを解決できるようになります。これには、推論や思考の連鎖が求められます。

レベル4. エージェント型ワークフロー

AIエージェントは、複数のツールを横断的に活用しながら複雑な最適化問題を解決するために、エージェント型の設計ワークフローを構築し、連携して機能します。

レベル5. 自律性

最終的な目標は、単一の設計者が付随するすべての資料を作成し、最適化AIを活用して設計ソリューションを構築・反復し、SoC全体を完成できるようにすることです。エージェント型AIの力を活用することで、設計者の介入を最小限に抑えながら、これらすべてのプロセスを自動化することが可能になります。

Cadence.AI: エージェント型AIワークフローで業界を革新するチップ設計

ケイデンス製品は、スループットと精度を最大化するために、エージェント型AIをツールに組み込み、チップ設計の効率を飛躍的に向上させています。LLM（大規模言語モデル）とRAG（検索拡張生成）技術を活用し、テキストベースのクエリを簡単に実現します。これにより、ワークフロー全体を通じてエンジニアリングプロセスが促進されます。さらに、ケイデンスのツールには、エージェント型ワークフローとAIプラットフォームを統合したが搭載されており、エージェント型ワークフローとAIプラットフォームを活用して、高水準の使用から詳細な実装に至るまで、IPおよびSoC設計を支援します。増大する設計の複雑性や厳しいPPA（性能・消費電力・面積）目標にも柔軟に対応し、次世代チップ設計を牽引します。

エージェント型AIの影響はデータセンター、ハイパフォーマンス・コンピューティング（HPC）、自動車、航空宇宙・防衛、ロボット工学など、先進的な設計イノベーションを必要とする幅広い業界に波及しています。 

私たちは、Cadence.AIを構成する5つの主要なAIプラットフォームにおいて、エージェント型AIを活用しています。

• Verisium Platform –　エージェント型AIを駆使した検証が行われています。この技術により、検証プランニング、検証ベンチの生成、エンジン性能の向上、デバッグ作業の効率化、さらに検証のスループットまで、検証のあらゆるプロセスが最適化・自動化
• Cadence Cerebrus® AI Studio - 最先端のSoCエージェント型AI設計インプリメンテーションツールで、洗練されたチップ設計の野心的なPPA目標の達成とTAT短縮を実現
• Virtuoso Studio - エージェント型AIを活用したカスタムおよびアナログIC設計プラットフォームです。RF、ミックスドシグナル、フォトニクス、高度なヘテロジニアス設計など、多様なシステムをサポートし、生産性を向上させるとともに、優れた相互運用性を提供
• Allegro X AI - エージェント型AIに基づくワークフローでPCB設計を革新します。配置配線作業を大幅に削減しながら品質を向上させ、反復作業や良い設計結果の探索の柔軟性を向上
• Optimality Intelligent System Explorer - エージェント型AIによるマルチフィジックス解析と設計最適化を実現。高い精度を保ちながら設計リスクを最小限に抑え、効率的な開発プロセスを支援

これらのプラットフォームにエージェント型AIを導入することで、企業は最先端の機能、使いやすさ、そして拡張性を備え、競争力を飛躍的に向上させることが可能になります。

生産性の向上と業界ニーズへの対応

ケイデンスは、半導体業界が抱える深刻な課題である熟練チップ設計者の不足に対し、革新的なソリューションを提供しています。カスタムシリコンの需要が急増する中、ケイデンスの新しいエージェント型AIソリューションは、経験の少ないエンジニアでも複雑な設計タスクを効率的にこなせる環境を実現し、業界全体のイノベーションを加速します。経験豊富なエンジニアにとっても、これらのツールは新たな可能性を切り開きます。より多くの設計を生み出し、カスタマイズされたソリューションを提供しながら、複数のプロジェクトを同時に進めることが可能になります。このAI主導のツール群は、ワークフローの改善に留まらず、プロセッサやSoCのさまざまなノードにおいて、最大45～50%の性能向上を実現し、エンジニアリング時間を3～10倍短縮するという驚異的な成果につながります。こうした効率化により、チップ設計者やその顧客が長年夢見てきた柔軟なカスタマイズが、これまで以上に実現可能なものとなりました。ケイデンスのAIソリューションは、半導体設計の未来を形作る重要な一歩を提供しています。

設計が微細化し、チップがますます高度で複雑になる中、AIの重要性はこれまで以上に高まっています。この変革は、多数の変数を探索する必要性、設計や解析ツールの多様化、さらに異種データベースを統合する必要性の増加によって引き起こされています。ケイデンスのAIツールは、設計プロセスを効率化し、リソースの最適化と生産性の向上を実現するための高度なインテリジェンスを提供します。これにより、業界が急速に進化を続ける中でも確実に前進できるよう支援します。さらに、ケイデンスのエージェント型AIソリューションは、技術的な課題だけでなく、組織的な問題にも対応します。これにより、設計や開発プロセスにおいて、これまで達成できなかったレベルの効率性と成果を生み出す機会を企業に提供します。

エージェント型AIが変革する未来の設計

AIの統合が設計および検証のあり方を再定義し続ける中、ケイデンスのエージェント型AIソリューションはこの進化を支える重要な存在です。ケイデンスは、数十年にわたる豊富な専門知識と最先端のAI技術を融合させ、エンジニアや企業が目標をより迅速かつ大きなインパクトを持って達成できるようサポートします。

ケイデンスコメント
Paul Cunningham（senior vice president and general manager of the System Verification Group）
AIイノベーションへの取り組みを次のように強調しています。
「プロセスノードの微細化が進む中、最新のSoC設計の複雑さに対応するために、AIを活用したチップ設計はもはや選択肢の一つではなく、必要不可欠なものとなっています。当社のエージェント型AIツールは、組織が多数の変数を的確にナビゲートし、リソースを最適化して生産性を大幅に向上させる力を提供します。技術的な課題だけでなく、組織的なハードルにも対応することで、ケイデンスのエージェント型AIソリューションはこれまでにない効率性を実現し、業界全体の進化を後押しします。」

ケイデンスのAI機能がどのように設計ワークフローを強化できるのか、詳細はCadence AIでぜひご確認ください。

この記事に関するお問合せは、cdsj_info@cadence.com までお願いいたします。
このブログの英語版こちら