• Skip to main content
  • Skip to search
  • Skip to footer
Cadence Home
  • This search text may be transcribed, used, stored, or accessed by our third-party service providers per our Cookie Policy and Privacy Policy.

  1. Blogs
  2. 中文技术专区
  3. CES 2026 回顾:基于真实可用的 eUSB2V2 系统演示 筑牢信任基石
Yaoyao Wang
Yaoyao Wang

Community Member

Blog Activity
Options
  • Subscribe by email
  • More
  • Cancel
Design IP
IP
CES
USB
USB 2.0
semiconductor IP
AI

CES 2026 回顾:基于真实可用的 eUSB2V2 系统演示 筑牢信任基石

9 Apr 2026 • 1 minute read

没有什么比一套真实可用的系统更能建立信任。

这正是我们在拉斯维加斯 CES 2026 展会上展示的核心理念 —— 我们成功演示了业内首创的 3nm eUSB2V2 PHY IP,并与 eUSB2V2 控制器 IP在完整的端到端系统中协同运行。最终实现了实时、真实场景下的 eUSB2V2 数据通路,传输速率高达 4.8 Gbps,充分展现了这一全新 USB 接口协议的广阔前景。

本次演示的重要意义

当一项全新的接口技术问世时,技术规格与仿真验证仅仅是开始。客户与合作伙伴真正需要的,是确信整个生态系统能够在芯片、控制器、物理层、平台及各类设备间实际稳定运行。

在 CES 2026 展会上,我们通过演示将这份信心变为现实,其核心旨在回答一个简单问题:eUSB2V2 能否在真实环境中,以真实系统行为和互操作性实现实际传输性能?

我们的答案是:可以,并且在展会现场实时呈现。

演示平台:搭载完整 eUSB2V2 系统的设备端到主机端方案

本次演示系统按照真实应用场景构建了完整的端到端数据流:在设备端采集视频,并将数据稳定传输至主机端进行处理与显示。

系统架构(概览):

  • 主机端与设备端均采用3nm eUSB2V2 PHY 测试芯片
  • 主机与设备控制器基于 FPGA 板卡实现
  • 系统中接入 PC/ATX 主板,支撑完整端到端传输链路
  • 设备端 PHY 与主机端 PHY 采用 SMA 线缆连接,确保优异的信号完整性

主机端连接显示器,实时展示视频传输画面

数据传输流程

高分辨率摄像头将实时原始数据以最大码率通过 PC/ATX 主板传入基于 FPGA 的系统。设备端物理层通过 SMA 线缆与主机端物理层通信;在主机侧,FPGA 板卡运行主机控制器,连接至 PC/ATX 主板与显示器,实时呈现采集到的视频画面。

这一流畅的传输流程,充分展示了 eUSB2V2 在实际应用场景中的高效性与优异性能,而非仅仅是实验室环境下的验证。

亮点展示:基于 eUSB2V2 同时传输两路 4K 视频流

为了让系统超越单一理想场景的工作负载,我们现场演示了两路视频源同时通过 eUSB2V2 从设备端传输至主机端。

  1. 4K 实时视频流(UVC)—— 无损 YUV 格式一路为 4K 网络摄像头采集的实时视频,以无损 YUV 格式从设备端传输到主机端。在主机侧,系统级芯片对视频进行增强处理,并输出至显示器显示。
  • 采用协议 / 类:UVC(USB 视频类)
  • 核心结论:eUSB2V2 可在不依赖压缩技术的前提下,稳定承载高要求的实时视频传输。
  1. 4K 录制视频流(MSC)—— 来自 SSD 的批量传输另一路演示大容量数据传输:以搭载固态硬盘的设备端存储 4K 录制视频,主机系统接收内容并在显示器上播放。
  • 采用协议 / 类:MSC(大容量存储类)

核心结论:eUSB2V2 可在支持实时流媒体的同时,兼顾高吞吐量的大容量数据传输。

关键支撑技术:基于 UTMI v2.0 的控制器与物理层桥接方案

本次演示的核心要点之一,是实现了系统各组件之间清晰、准确的互联。

  • 控制器(主机端 + 设备端):运行于Cadence FPGA 平台
  • 3nm 物理层 IP:集成于测试芯片中
  • 桥接 / 接口:全新发布的 UTMI v2.0(USB 2.0 收发器宏单元接口)

该接口实现了 FPGA 内控制器 IP 与芯片物理层 IP 之间的流畅对接,助力完成整套解决方案的全栈验证。

本次演示证明:eUSB2V2 已成为完整解决方案

CES 2026的此次演示,不仅是一次速度里程碑,更是在系统层面证明了 eUSB2V2 能够作为一套完整、可互操作的解决方案落地应用:

  • 业内首创的 3nm eUSB2V2 物理层 IP(覆盖主机端与设备端 PHY)
  • 主机端与设备端控制器 IP
  • 经过实际验证的实时系统,充分展示各组件在真实场景下的协同工作能力

更为重要的是,本次演示为技术落地应用提供了坚实信心,尤其是实现了以下场景间的无缝互操作:

  • 已获得头部客户授权的主机端解决方案

生态内各类设备端方案提供商

展望未来:为消费电子与边缘 AI 下一代应用量身打造

除消费电子领域的连接应用外,这一里程碑更彰显了我们面向边缘 AI 时代的战略布局 —— 在分布式智能与高传感器密度设备中,带宽、时延、能效与可靠性将变得愈发关键。

本次演示不仅展现了当下的技术可行性,更为下一代应用的规模化扩展奠定了坚实基础。

总结

eUSB2V2 具备现代系统所需的灵活性,融合了高数据速率、可配置链路选项、低电磁干扰以及低功耗运行等优势。随着系统级芯片向先进工艺节点演进,而互联设备仍沿用成熟工艺节点,eUSB2V2 正迅速成为衔接这一差异的首选 USB 接口,进一步拓展成熟且广泛应用的 USB 生态系统。

Cadence 作为 USB IP 领域的长期领导者,已推出完整的端到端 eUSB2V2 解决方案,涵盖主机与外设控制器、物理层、驱动程序及验证 IP。更多详情请访问Cadence官网: cadence.com。

© 2026 Cadence Design Systems, Inc. All Rights Reserved.

  • Terms of Use
  • Privacy
  • Cookie Policy
  • US Trademarks
  • Do Not Sell or Share My Personal Information