• By | 8 Nov 2021
    2021 年 11 月 3 日,由 ASPENCORE 主办的“2021 全球高科技领袖论坛 - 全球 CEO 峰会&全球分销与供应链领袖峰会”于深圳举行。Cadence 公司全球副总裁、亚太及日本总裁石丰瑜(Michael Shih)先生受邀在本次峰会上为我们带来了题为《持续推进摩尔时代的 IC 设计艺术》的重磅演讲。在演讲中 Michael Shih 先生与我们分享了在摩尔时代不断变化的背景下,IC 设计面临的机遇和挑战。 改变世界的摩尔定律 Michael...
  • By | 3 Nov 2021
    2021 年 11 月 3 日,由全球电子技术领域知名媒体集团 ASPENCORE 举办的“ASPENCORE 全球高科技领袖论坛 - 全球双峰会”在深圳隆重举行。 在当天晚上举办的“全球电子成就奖”颁奖礼上,楷登电子(美国 Cadence 公司)Cadence® Palladium® Z2 企业级硬件仿真平台及 Cadence® Cerebrus Intelligent Chip Explorer 入选该奖项。...
  • By | 25 Aug 2021
    刊登于:actMWJC 《微波杂志》 现代电子设备对数据传输速度和更小体积的需求与日俱增,不断推动柔性电路板的发展。刚柔结合印刷电路板(PCB)由刚性母板和柔性电路组成,一些层上的柔性电路会直接连在刚性母板上(图 1)。刚柔结合板的体积更小、重量更轻且成本更低,被广泛用于现代化的电子设备。优越的弯曲度、适合小空间以及低制造成本,这些特点使其成为移动通信产品的理想选择。 图 1:刚柔结合电路板 刚柔 PCB 的电磁(EM)分析一直都不简单,需要对将电路板弯曲安装到很小的空间这一复杂的过程进行建模...
  • By | 23 Aug 2021
    近年来,随着GPU在通用计算领域的高速发展,逐渐将应用范围扩展到图形之外,例如人工智能、深度学习和自动驾驶。这些领域的特点要求GPU在并行处理海量数据的同时提供更高的访存速度和浮点运算能力。在这种计算密集度越来越高的情况下,我们也面临越来越严峻的挑战,比如在后端摆放和绕线阶段的拥塞问题,如何比较精确地在较早阶段考虑物理信息,预测布局变得尤其重要;在并行同步的信号会增多,大量的矩阵运算引入的情况下,Glitch Power占比会显著提高,如何在较前阶段去分析和避免glitch 功耗是我们避不开的难题;同时由于GPU重运算和流水线的设计加上众多旁路分支结构, OCV影响会更加显著,如何评估和解决时钟上OCV是解决时序收敛的关键因素。针对以上GPGPU面临的挑战和痛点,Cadence提供了一整套从RTL到signoff的全流程解决方案。
  • By | 26 Jul 2021
    7月22日至23日,为期两天的“电子设计创新大会(EDICON China 2021)”在上海博雅酒店成功举行,本次大会汇聚了业界一众技术专家与企业领袖,与大家共同探讨最前沿的技术与最新行业发展趋势。 作为EDICON China钻石赞助商,Cadence受邀参加本次会议,并带来了3场技术演讲。其中,Cadence公司副总裁兼系统仿真事业部总经理顾鑫(Ben Gu)先生在7月22日上午的会议中,为我们带来了题为“5G/6G系统设计与分析”的重磅演...
  • By | 19 May 2021
    原文链接: https://community.cadence.com/cadence_blogs_8/b/ip/posts/taking-the-wraps-off-cadence-pcie-5-0-ip-sub-system 回望过去,Cadence 是首家PCI Express (PCIe) 3.0控制器的IP供应商,并向市场推出了业界最低功耗的PCIE 3.0 PHY。立足现在,我们自豪的延续了这一传统,PCIe 5.0系统解决方案的推出将功耗、性能和面积推向了新的高度。 图1:每三年增...
  • By | 29 Apr 2021
    芯片设计可谓是人类历史上最细微也是最宏大的工程。它要求把上千亿的晶体管集成到不到指甲盖大小的面积上,这其中 EDA 工具的作用不可或缺。它于芯片设计就如同编辑文档需要的 Office 软件,是电子工程师设计电路、分析电路和生成电路的重要途径。 如今,在电子产品愈发小型化、集成化的趋势下,芯片正在从系统芯片(SoC)向系统级封装(SiP)的设计方法过渡,以往只在消费电子中应用的封装技术,现已逐渐渗透拓展至工业控制、智能汽车、云计算、医疗电子等诸多新兴领域。对于 SiP 市场的迅速崛起,Cadenc...