• 中文技术专区 Blogs

    Never miss a story from 中文技术专区. Subscribe for in-depth analysis and articles.

    Subscribe by email
  • More
  • Cancel
中文技术专区

Latest blogs

破局 AI 算力困局：3D-IC 技术架构的颠覆性变革

AI 时代的数据洪流与算力瓶颈 从日常生活中的语音助手和自动驾驶，到工业上的全自动工厂和 AI 辅助设计，人工智能技术正在为我们的世界带来革命性的变化。在人工智能的应用中…

• less than a min read
Integrity

瑞芯微 RK2118 集成 Cadence Tensilica HiFi 4 DSP 提供强大的音频处理

搭载 Cadence Tensilica HiFi 4 DSP的 Rockchip RK2118 系统级芯片（SoC）已于 2024 年第四季度投入量产。这款尖端的…

• less than a min read
DSP , 音频处理 , HiFi , SoC , Tensilica

Enkl Sound 利用 Tensilica HiFi DSP 优化音频技术，缔造无与伦比的卓越音质

在快速发展的音频技术领域，Enkl Sound Copenhagen 宛如一座创新的灯塔，将经典斯堪的纳维亚设计与前沿数字声音处理技术相融合，而促成这种融合的核心…

• less than a min read

Cadence UCIe IP 在 Samsung Foundry 的 5nm 汽车工艺上实现流片成功

我们很高兴能在此宣布，Cadence 基于UCIe 标准封装 IP 已在 Samsung Foundry 的 5nm 汽车工艺上实现首次流片成功。这一里程碑彰显了我们持续提供高性能车规级IP解决方案…

• less than a min read

Conformal AI Studio 可将 SoC 设计师的效率提升 10 倍

新一代套件包括 AI 驱动的等价验证、ECO 自动化和低功耗静态签核产品 随着 SoC 设计日益复杂，形式等效性检查面临更大挑战。为此，Cadence 推出了 Conformal…

• 1 min read
conformal , Digital Implementation , Conformal AI Studio , AI/ML

Cadence 率先推出 eUSB2V2 IP 解决方案，助力打造高速连接新范式

为了提供更好的用户体验，包括高质量的视频传输、更新的笔记本电脑（例如最新的 AI PC）和其他前沿设备，都需要 5 纳米及以下的先进节点 SoC，以达成出色的功耗…

• less than a min read
eUSB2v2 , IP , TSMC , USB

大模型应用：激发芯片设计新纪元

生成式AI如同当红炸子鸡，吸引着全球的目光。当前，围绕这一领域的竞争愈发白热化，全球陷入百模大战，并朝着千模大战奋进。在这场潮流中，AI芯片成为支撑引擎，为大模型应用提供强有力的支持…

• less than a min read
大模型应用 , chiplet , 仿真工具 , xcelium , AI , verification

持续推进摩尔时代的IC设计艺术

2021 年 11 月 3 日，由 ASPENCORE 主办的“2021 全球高科技领袖论坛 - 全球 CEO 峰会&全球分销与供应链领袖峰会”于深圳举行。Cadence…

• less than a min read
3D IC , Integrity , moore's law

Cadence Palladium Z2企业级硬件仿真平台荣获全球电子成就奖

2021 年 11 月 3 日，由全球电子技术领域知名媒体集团 ASPENCORE 举办的“ASPENCORE 全球高科技领袖论坛 - 全球双峰会”在深圳隆重举行…

• less than a min read
dynamic duo , ACE award , palladium z2

μWaveRiders: Cadence AWR Design Environment V16 核心优势

AWR Design Environment V16 产品版本已上线并可从 Cadence Downloads 网页下载，其中包含以下和其它增强功能

• 1 min read
RF Simulation , Circuit simulation , AWR Design Environment , Analyst 3D FEM EM Simulator , RF design , AXIEM 3D Planar Simulator , microwave office , Visual System Simulator (VSS) , awr v16

用自动化工作流程快速精准地实现刚柔结合电路板的 EM 分析

刊登于：actMWJC 《微波杂志》 现代电子设备对数据传输速度和更小体积的需求与日俱增，不断推动柔性电路板的发展。刚柔结合印刷电路板（PCB）由刚性母板和柔性电路组成…

• 1 min read
PCB , ECAD , MCAD , EM , Allegro , clarity

针对GPGPU设计，Cadence RTL到Signoff流程解密

近年来，随着GPU在通用计算领域的高速发展，逐渐将应用范围扩展到图形之外，例如人工智能、深度学习和自动驾驶。这些领域的特点要求GPU在并行处理海量数据的同时提供更高的访存速度和浮点运算能力…

• less than a min read
Glitch power , GPGPU , OCV , 预测布局

6G时代来了，我们应该为设计准备什么？

7月22日至23日，为期两天的“电子设计创新大会（EDICON China 2021）”在上海博雅酒店成功举行，本次大会汇聚了业界一众技术专家与企业领袖，与大家共同探讨最前沿的技术与最新行业发展趋势…

• less than a min read
5G , awr , RF design , Sigrity , Allegro , 6G , clarity

视频演示：PCIe 5.0设计究竟应该怎么做

原文链接： https://community.cadence.com/cadence_blogs_8/b/ip/posts/taking-the-wraps-off…

• less than a min read
controller IP , CXL , PCI Express 5.0 , Design IP , IP , PHY , Gen5 , PCIe , SerDes , Compute Express Link

向SiP过渡，EDA大有可为！

芯片设计可谓是人类历史上最细微也是最宏大的工程。它要求把上千亿的晶体管集成到不到指甲盖大小的面积上，这其中 EDA 工具的作用不可或缺。它于芯片设计就如同编辑文档需要的…

• less than a min read
SiP , chiplet , 系统级封装 , thermal
Blog - Title