针对GPGPU设计，Cadence RTL到Signoff流程解密

作者：牛丽，辜建伟    Cadence, Digital & Signoff Group

近年来，随着GPU在通用计算领域的高速发展，逐渐将应用范围扩展到图形之外，例如人工智能、深度学习和自动驾驶。这些领域的特点要求GPU在并行处理海量数据的同时提供更高的访存速度和浮点运算能力。在这种计算密集度越来越高的情况下，我们也面临越来越严峻的挑战，比如在后端摆放和绕线阶段的拥塞问题，如何比较精确地在较早阶段考虑物理信息，预测布局变得尤其重要；在并行同步的信号会增多，大量的矩阵运算引入的情况下，Glitch Power占比会显著提高，如何在较前阶段去分析和避免glitch 功耗是我们避不开的难题；同时由于GPU重运算和流水线的设计加上众多旁路分支结构， OCV影响会更加显著，如何评估和解决时钟上OCV是解决时序收敛的关键因素。针对以上GPGPU面临的挑战和痛点，Cadence提供了一整套从RTL到signoff的全流程解决方案。

概叙

1. Overview of GPU

在谈论GPGPU之前，我们先聊下GPU。 GPU即 图形处理器，又称显示芯片，主要负责在PC、服务器、游戏机和移动设备上做图像和图像相关的运算工作的处理器。GPU内部组成一般包括图形显存控制器、压缩单元、BIOS 、图像和计算阵列、总线接口、电源管理单元、视频管理单元、显示接口，从图1-1可以直观观察到：GPU的控制单元比较简单，但是图像和计算阵列占据了GPU的大部分面积，其中计算阵列采用设计简单的逻辑运算单元，通过大量复用的方式来并行执行高强度的运算。每个ALU单元都配有独立的缓存单元，同时还有统一的内存来实现多线程并行任务。因此GPU有着较大的吞吐量和并行处理数据的能力。

图1-1 GPU内部组成

1.1 从GPU的应用领域来看

图像处理器GPU 作为芯片的重要组成部分被广泛应用于PC、高性能服务器、自动驾驶汽车和以智能手机为主的移动设备等。无论是在工作生活还是娱乐方面，GPU都发挥着不可替代的作用，极大地方便了我们的生活。

图1-2 GPU类型

在不同的应用领域中，根据其工作特点，衍生出不同类型的GPU，如图1-2所示，主要分为独立GPU和集成GPU。独立GPU拥有独立显存，一般作为一个独立的组件封装在显卡电路板上，它的特点是性能高，具有较强的专业图片处理能力，提供较高的计算速度，所以独立GPU一般较多地应用于重计算的服务器、高性能游戏电脑、人工智能等；而集成GPU常和CPU共用一个Die，共享系统内存。它的特点是注重能效比，即可以牺牲一定计算速度的条件下，尽可能地节省空间和功耗，这也是由便携式的移动设备一直追求的更轻更强续航能力。图1-3是关于集成GPU 和独立GPU的对比：

图1-3 独立/集成GPU比较

1.2  GPGPU 发展及未来趋势

近年来，在摩尔定律严谨的放缓和GPU在通用计算领域高速发展的此消彼长之下，通用图形处理器（GPGPU）逐渐反客为主，将应用范围扩展到图形之外，无论是科研教育、财务计算还是在工业领域，GPGPU都得到广泛的使用，关于它的科研成果和新应用模式也层出不穷，其主要应用和发展趋势主要分为以下两个方面：

高能效：GPGPU擅长处理计算密集型任务，但大部分应用场景都需要在满足计算或者图形处理的条件下尽量降低功耗。尤其是在核心数和工作频率，接口带宽不断提升的 情况下，追求高能效是GPGPU未来发展的趋势。

人工智能和深度学习：人工智能时代需要大量的多媒体与 3D 图形，所以更高的浮点计算能力意味着对图形与媒体的快速处理。深度学习算法需要处理海量数据，需要进行大量的简单运算。GPGPU 拥有较强的优势，第一，GPGPU 提供了多个并行计算的基础结构，可以执行海量数据的并行计算；第二，GPGPU 拥有更高的访存速度；第三，GPGPU 拥有更高的浮点运算能力。

2. GPGPU所面临的挑战

就但从GPU本身的特性而言，如图2-1所示，GPU设计的高带宽、计算密集、管道/旁路等复杂结构往往导致后端放置和路由阶段出现拥塞问题。尤其是在前面介绍的GPGPU的未来发展趋势的情况下，设计的布局会越来越复杂，这会大大增加前端和后端之间的沟通迭代周期，所以在综合阶段提供一套高效的预测布局解决方案是目前GPU所面临的一大挑战。

图2-1 GPU 高带宽特点

同时深度学习和自动驾驶对海量的数据进行并行处理的需求，使得GPU同时并行同步的信号会增多，加以大量的矩阵运算，Glitch Power占比会显著提高，这类功耗常常和周围的环境有关，比如cell type、绕线等， 如何能在较前阶段准确地预测和避免glitch 功耗是我们面临的又一挑战。

由于GPU重运算和流水线的设计加上众多旁路分支结构，时序路径上，数据通路长短差异非常明显，时钟树结构的要求会比较高，OCV影响会更加显著，如何评估和解决时钟上OCV是解决时序收敛的关键因素。

3. Cadence GPGPU 解决方案

从GPGPU未来趋势和眼下所面临的挑战出发，Cadence提供了从RTL 到signoff的一系列完整的解决方案，每套解决方案，都从全局出发，在解决每项挑战的情况下，综合考虑对其他指标的影响，实现性能、功耗和面积全面提升。

3.1 RTL 质量预测

对于RTL 工程师来说，在GPGPU芯片结构越来越复杂的情况下，如何提前预测RTL最终实现的PPA是我们面临的最大挑战。传统flow 中我们一般需要后端提供一个floorplan给前端去做综合，基于floorplan做完综合之后再传给后端，这就需要前端和后端进行不断的沟通修改的迭代，大大增加了设计周期和人力资源。基于此，predict_floorplan应运而生，即在Genus中调用Innovus的floorplan引擎，在前端给出一个合理的floorplan。这不仅可以较早去判断RTL 的可行性，及时对RTL进行修改，并且简化了前后端的交互，大大缩短了迭代周期。与传统流程相比，这种解决方案在实现相同的最终平面布局情况下，可以减少约80%的设计周期。并且让前端工程师不用熟悉后端的相关知识就可以提前预测RTL的Timing-Power-Area具体信息。

3.2 Power driven full flow

GPU擅长处理计算密集型的任务，特别是随着核数、工作频率和接口带宽的不断增加，追求高能效是GPGPU未来的发展趋势。Cadence提供了从RTL 到signoff的 power aware全设计流程。其中需要重点指出是对glitch power的分析和修复，glitch 功耗在GPGPU总功耗中占据越来越大的比例，而这类功耗常常受周围环境的影响较大，Cadence 在综合阶段通过调用拥有强大的波形处理能力的Joules，可在RTL 阶段实现功耗分析和预估，并对早期网表进行 Glitch 功耗分析，实现早期芯片功耗评估。

3.3 时钟树 OCV

由于GPU重运算和流水线的设计加上众多旁路分支结构，时序路径上，数据通路长短差异非常明，如何减小始时钟树OCV 是实现时序收敛的关键。Innovus Flexible H tree的优势是H型树在电对称和平衡线长前提下同时放宽了几何对称的要求，因此即使在布局受限的平面图中也可以实现自动合成。多抽头时钟树综合与灵活的H树功能完全集成，扩展了常规时钟综合，并在树的结构化顶部和时钟接收器之间保持平衡。它可以很好的减少时钟上的OCV，更容易时实现时序收敛。

3.4 Signoff Fixing Solutions

Signoff 作为整个设计流程的最后一步，同时也是关乎芯片是否能够成功流片的关键, Cadence提供了一套高效的signoff fixing/check solutions，在timing signoff 方面，通过先进的技术可以对较多analysis view的设计做智能处理，提供快速的精确的timing分析和优化；在IR-Drop 方面，实现了timing aware的IR-Drop fix；同时可以在PR阶段进行DRC/LVS check，提高了整个flow的一致性；对于越来越复杂的设计，netlist中常常会出现较长的data path，Conformal 提供了一套完整的成熟的解决方案。  

4.     小结

本文主要在基于对GPU发展和未来趋势的分析，指出了GPGPU设计所面临的一系列挑战和难题。面对这些挑战，Cadence 提供了一套完善的从前端到后端的解决方案，解决了布局、功耗、时钟树OCV 和signoff 所面临的难题。