• Home
  • :
  • Community
  • :
  • Blogs
  • :
  • カスタムIC/ミックスシグナル
  • :
  • Virtuosity: What's New in Run Plan – パート IV

カスタムIC/ミックスシグナル Blogs

Custom IC Japan
Custom IC Japan
24 Sep 2020
Subscriptions

Get email delivery of the Cadence blog featured here

  • All Blog Categories
  • Breakfast Bytes
  • Cadence Academic Network
  • Cadence Support
  • Custom IC Design
  • カスタムIC/ミックスシグナル
  • 定制IC芯片设计
  • Digital Implementation
  • Functional Verification
  • IC Packaging and SiP Design
  • Life at Cadence
  • The India Circuit
  • Mixed-Signal Design
  • PCB Design
  • PCB設計/ICパッケージ設計
  • PCB、IC封装:设计与仿真分析
  • PCB解析/ICパッケージ解析
  • RF Design
  • RF /マイクロ波設計
  • Signal and Power Integrity (PCB/IC Packaging)
  • Silicon Signoff
  • Spotlight Taiwan
  • System Design and Verification
  • Tensilica and Design IP
  • Whiteboard Wednesdays
  • Archive
    • Cadence on the Beat
    • Industry Insights
    • Logic Design
    • Low Power
    • The Design Chronicles

Virtuosity: What's New in Run Plan – パート IV

 このブログは、what’s new blogシリーズの一部です。このブログの関連リソースのセクションに、このシリーズの以前のブログへのリンクがあります。ユーザーが最新の設計検証の複雑さを克服できるようにするために、我々はRun Planアシスタントのユーザビリティの改善と改良のために絶え間ない努力を行ってきました。このスペースの投稿で、Virtuoso® ADE AssemblerのRun Planの新たな改善を確認して下さい。


IC6.1.8/ICADVM18.1のVirtuoso ADE Assemblerがリリースされて以来、新しい機能を追加することにより、ユーザビリティと安定性の観点からRun Planアシスタントを改善するための努力を続けてきました。IC6.1.8/ICADVM18.1 ISRを通じて、アシスタントのパフォーマンスが大幅に向上しました。


これらの改善に関してこのブログで説明します。


Run Planを信頼性解析に使用する


信頼性解析のセットアップがIC6.1.8/ICADVM18.1 ISR6で追加されました。これらのセットアップを使用して、例えばsingle age, gradual aging, statistical aging(Monte-Carlo + Aging)の様な、異なる信頼性解析の設定の複数のRunを作成し、それらをすべて一度に実行することができます。Conditional runやpre/post run scriptの様なRun Planの全ての機能を利用して、信頼性解析の検証のために複雑な実行プランを作成することができます。


以下の例では、連続した3つのRunを構成しています。SingleAging (10年)の信頼性解析に続き、GradualAgingシミュレーション、そして最後にプロセスまたはデバイスのばらつきをstressとageの両方のシミュレーションで考慮する統計劣化シミュレーション(MC_Aging)を実行します。



Run Planの中でコーナーを編集する


Run Planは、常にmaestroセットアップのData View内で作成されたアクティブセットアップのサブセットでした。ほとんどのユーザーはData Viewアシスタントでコーナーを定義し、これらのコーナーをRun Planにドラッグしてサブセットとして利用します。このセットアップの利点は、Run Plan内のコーナーがData Viewアシスタント内のコーナーに対しての変更と常に同期されるということです。ただし、これは、必要に応じてRun Plan内のコーナーの設定を変更できないということでもあります。IC6.1.8 ISR10以降では、Run Planに2種類のコーナーを作成できます。


Reference Corners – Reference Cornersとしてマークされている全てのコーナーは、Data Viewで定義されているものか、もしくは手動でRun Planにドラッグされたものです。Run Planアシスタントでは、これらのコーナーは有効化、無効化、または削除のみが可能です。このコーナータイプに対する修正はサポートされていません。


Local Corners (IC618 ISR10で追加) – 1つまたは複数のコーナーを選択して、Local Cornerに変更できます。 Reference Cornersに対するLocal Cornersの利点は、変数やモデルファイルなどの定義を変更できることです。

この機能を以下の例で説明します。Local Cornersは、Run Planアシスタントで青色のテキスト色でマークされます。Local CornersをReference Cornersに、またはその逆に変更できます。


他のMaestroビューからRun Planをインポートする


IC6.1.8 ISR10以降、Virtuoso ADE AssemblerのImport SetupフォームにRun Planチェックボックスが追加されました。 ライブラリー/セル/ビューを選択して、Run Planの設定をmaestroビューにインポートできます。



Simulation設定を他のRunにコピーする


あるRunと別のRunが同一のRun Modeに設定されている場合、そのシミュレーションオプションを別のRunに適用することもできます。たとえば、MCという名前のRunがMonte Carlo Samplingを実行する様にセットされている場合、右クリックメニューのApply Simulation Optionsを使用して、このシミュレーションオプションをRun.0、Run.1、またはその両方にコピーすることができます。

Tip: 複数個のRunのモードを一括で変更可能なことをご存知ですか?

そうです!それぞれのRunのRun Mode設定を一度に変更することができます。Ctrlキーを押しながら複数のRunエントリをクリックして選択し、右クリックして表示されるメニューのChange Run Modeオプションを使用して、選択したすべての実行モードを変更します。



関連リソース

Rapid Adoption Kit

  • Virtuoso ADE Assembler Run Plan Assistant (日本語版)


ブログ

  • What's New in Run Plan - Part I
  • What's New in Run Plan – Part II
  • What's New in Run Plan - Part III


ユーザーガイド

  • Virtuoso ADE Assembler User Guide


Cadence Online Support日本語ページ

  • ADE日本語資料


ケイデンスの回路設計製品やサービスに関する情報は、www.cadence.com をご参照ください。


お問い合わせ


ご質問、一般的なフィードバック、あるいは今後のブロクのトピックを提案したい場合は、日本ケイデンス フィールド・マーケティング部 cdsj_info@cadence.com までメールでお問い合わせください。


Happy Reading!
Yagya Mishra
Translator: Tomomi Hiraishi

Virtuosityとは


Virtuosityは、長い間に渡って最も多く閲覧され、評価されてきたブログ・シリーズです。 このシリーズでは、あまり知られていない、だけれども、とても便利なソフトウェアやドキュメントの改善を前面に出して紹介し、またVirtuosoのエキサイティングな新機能に光を当ててきました。


このシリーズでは、Virtuosityの資産を維持し、Virtuoso全体に関連するトピックをくまなくカバーすることで新たな側面を加えようとする、様々なブロガーやエキスパートの声を配信し、さらにそれらを発展させていきます。最新のVirtuosityの投稿に関する通知を受け取るには、ページ上部にあるSubscriptionsボックスにアクセスし、emailアドレスを入力してSUBSCRIBE NOWをクリックしてください。

Tags:
  • Virtuoso Analog Design Environment |
  • Virtuoso |
  • Virtuosity |
  • Run Plan |
  • japanese blog |
  • Custom IC Design |
  • Custom IC |
  • IC6.1.8 |
  • Assembler |
  • ADE Assembler |

Share Your Comment

Post (Login required)