Custom IC Japan

Community Member

Blog Activity
Options

Virtuoso Meets Maxwell: システム解析と実装を可能にするためのライブラリ構築

• Less than one minute read

'Virtuoso Meets Maxwell' はVirtuoso RFソリューションとVirtuoso MultiTechの機能及びその潜在能力の紹介を目的としたブログの連載です。ではどのようにVirtuosoがMaxwellと出会うのでしょうか。現在、VirtuosoプラットフォームはRF設計をサポートしており、RF設計者は物理的な放射の影響をマクスウェルの方程式で測ります。この連載では、有益なソフトウェアの改善点にスポットを当てて解説するだけでなく、VirtuosoのIC-パッケージ設計環境内の様々なツールの知識や経験についてRF、マイクロ波、及び高周波設計の視点から様々なブロガーや専門家の声をお届けします。月曜日に投稿されますのでチェックしてみてください。

Virtuosoプラットフォームドリブンのマルチテクノロジ－フローで使用する部品とパッドスタックライブラリの作成法に関する投稿へようこそ。この投稿ではライブラリ管理者のタスクについて述べてみます。ライブラリ管理者は様々なソースから部品IPを集め、設計者が利用できる形でビューや書類を作成しなければなりません。

前回の投稿ではフローとツール間の相互運用性の実現に不可欠なステップである統合ライブラリについて述べました。マルチテクノロジーフローでは TILP (Technology Independent Layout Pcells) がテクノロジー間のインターフェースとして用いられます。例えばダイとパッケージをつなぐバンプはテクノロジー非依存のライブラリ (ダイでもパッケージでもないライブラリ) に格納できます。パッケージライブラリ内にあるデザインに配置されるパッドスタックはPcellを評価し、適切な電気的接続を生成するためその図形情報を正規のレイヤー上で再構成します。この投稿では主に、どのツールが様々なタイプの部品のTILPビュー、フットプリントビュー、または回路シンボルの生成に用いられるのかについて述べていきます。

モジュールが別々に設計されパッケージ上に配置されているようなシステムの組み立てを考えてみます。このモジュールは、SiGe50テクノロジーで設計されたMMICが45nm CMOSテクノロジーによる低ノイズアンプ (LNA) と90nm CMOSテクノロジーによる電源管理IC (PMIC) とともに8層ラミネートパッケージ上に配置されているパワーアンプ (PA) です。

ライブラリ内の各要素はこれらの部品それぞれに対して生成されなければなりません。このシステム全体の設計を可能にするためにライブラリ管理者が行わなければならない一連のタスクを見てみましょう。ここでは各コマンドの起動引数に関しては深く掘り下げません。それらは将来のブログで取り上げる予定です。

1

PAモジュール内で使用されているクロスセクション用のテクノロジー情報を作成します。
テクノロジーが既存のSiPデザインで利用可能な場合、PAモジュール部品に必要なクロスセクション、制約、及びビア定義を含む新規ライブラリが作成可能です。
2

PAモジュール用のディスクリート部品ライブラリを作成します (SMD_CAP, SMD_IND, SMD_RES)。
PAモジュール内のSMDインスタンスはラミネートパッケージ上のSMDインスタンスとは別のベンダーから供給されます。
3

PAモジュール内で使用されている埋め込みインダクタ、カプラー、及びマルチレイヤーキャパシタのビューを作成します。
これらはVirtuosoプラットフォーム上で作製できるデザインかもしれません。また、それらはクロスセクション内のレイヤー上の図形を含んでいるので通常テクノロジー依存です。
4

PAモジュール内のMMIC用のビューを作成します。このICは協調設計対象となり得ることに着目してください (バンプ位置をパッケージに合わせて調整可能)。Die Exportコマンドで協調設計可能なabstractを生成します。
MMICレイアウトがない場合、そのインターフェースを定義しているDie Textファイルを指定可能です。この場合固定ICとなり、協調設計はできません。
5

パッケージバンプのパッドスタックに対するビューを作成し、バンプのパラメータを格納します。
6

パッケージ内で用いるPAモジュールのインターフェースビューを作成します。
7

パッケージ内で用いるクロスセクションのテクノロジー情報を作成します。
テクノロジーが既存のSiPデザインで利用可能な場合、パッケージ部品に必要なクロスセクション、制約、ビア定義、及びボンドワイヤのプロファイルを含む新規ライブラリが作成可能です。
8

パッケージ用のディスクリート部品ライブラリを作成します (CAP, IND, RES)。
パッケージ内のSMDインスタンスはPAモジュール上のSMDインスタンスとは別のベンダーから供給されます。
9

パッケージ上で用いられるBGAとBGA用のパッドスタックをSiP Layout Optionからインポートします。IO部品はAllegro内の便利なウィザードを用いて容易に生成できます。
10

パッケージ内で使用されるLNAとPMIC用のビューを作成します。これらのICはともに協調設計可能なことに着目してください (バンプ位置をパッケージに合わせて調整可能です)。Die Exportコマンドで協調設計可能なabstractを生成します。
11

SiPからバランとスイッチをインポートします。

ご覧いただけるようにライブラリ管理者の仕事は簡単ではありません。しかも部品情報は常に変化します。ICレイアウトは成長し、ベンダーライブラリは拡張・収縮し、埋め込み部品は調整され続けます。何かが変化するたびにライブラリ管理者はビューを更新しなければなりません。彼らはビューを常に最新に且つ一貫して動作するよう保ち、設計者が楽しい仕事ができるよう頑張っています。ビュー間の一貫性とその検証についてはまた別のトピックでそれ専用のブログで紹介すべきでしょう。

各ステップの詳細については今後のブログで紹介します。

Guru Rao

Translator: Kazuyuki Tateishi

関連資料

Cadenceの回路設計用製品とサービスに関する情報についてのさらなる情報はwww.cadence.comをご参照ください。

Virtuoso Meets Maxwellについて

Virtuoso Meets Maxwellの連載では、設計者が設計者として生き抜くための設計プロセスの再構築と最適化にフォーカスする形で次世代のダイ、パッケージ、ボードの設計フローに関する投稿を行っています。ご注目ください！

最新のVirtuoso Meets Maxwellの投稿に関する通知を受け取るにはSubscribeにアクセスしemailアドレスを入力してSUBSCRIBE NOWをクリックしてください。Subscription 設定手順の詳細は、Article (20493886) Title: 日本語ブログ「カスタムIC／ミックスシグナル Blogs」 Subscription 設定手順 をご参照ください。