• Skip to main content
  • Skip to search
  • Skip to footer
Cadence Home
  • This search text may be transcribed, used, stored, or accessed by our third-party service providers per our Cookie Policy and Privacy Policy.

  1. Blogs
  2. カスタムIC/ミックスシグナル
  3. Virtuoso Meets Maxwell: PoPの頂点に立つ!Virtuosoでパッケージのフットプリン…
Custom IC Japan
Custom IC Japan

Community Member

Blog Activity
Options
  • Subscribe by email
  • More
  • Cancel
IC Packaging
Footprint
VRF
Virtuoso Meets Maxwell
Virtuoso RF Solution
Virtuoso RF
Virtuoso MultiTech
Package Design in Virtuoso
Virtuoso
RF design
japanese blog

Virtuoso Meets Maxwell: PoPの頂点に立つ!Virtuosoでパッケージのフットプリントをエクスポートすることによって

6 Dec 2022 • 1 minute read

 'Virtuoso Meets Maxwell' はVirtuoso RF ソリューションとVirtuoso MultiTechの機能及びその潜在能力の紹介を目的としたブログの連載です。ではどのようにVirtuosoがMaxwellと出会うのでしょうか。現在、VirtuosoプラットフォームはRF設計をサポートしており、RF設計者は物理的な放射の影響をマクスウェルの方程式で測ります。この連載では、有益なソフトウェアの改善点にスポットを当てて解説するだけでなく、VirtuosoのIC-パッケージ設計環境内の様々なツールの知識や経験についてRF、マイクロ波、及び高周波設計の視点から様々なブロガーや専門家の声をお届けします。月曜日に投稿されますのでチェックしてみてください。

また戻ってきました。お久しぶりですが、いかがお過ごしですか?このブログでは、たくさんの情報をお伝えします。前回ブログを投稿して以来、Virtuosoのシステム設計ソリューションは多くの機能拡張を行い、より多くの自動化を実現しました。すでに、ブログ「Virtuoso Meets Maxwell: 既存SiPファイルのVirtuoso RF Solutionへの取り込み」をお読みいただいたかもしれませんね。そのブログでは、既存のSiP設計をVirtuosoプラットフォームに取り込み、パッケージ・テクノロジとデザイン・ライブラリを作成する方法について説明しています。ライブラリには、OpenAccessでSiPレイアウトを表現する回路図とレイアウトが含まれています。ダイ・フットプリントをIC設計にバインドして、Edit-in-Concert機能を使用したり、ICとパッケージ設計間のクロス・ファブリック電磁界解析を実行したりすることができます。

このブログは、すでに「Virtuoso Meets Maxwell: 既存SiPファイルのVirtuoso RF Solutionへの取り込み」と「Virtuoso Meets Maxwell: Export the Die? What Am I Exporting? To Where?」のブログをお読みいただいていることを前提にしています。その結果、Virtuosoでパッケージ・ライブラリがどのように作成され、ダイ・フットプリントをエクスポートするための要件がわかるようになりました。

ここまでで、IC設計とパッケージ設計がどのようにVirtuoso環境に統合されるかを見てきました。このブログでは、あなたがすでに学んだことを次のレベルに持っていくつもりです。つまり、パッケージ設計をパッケージ・オン・パッケージ(Package-on-Package; PoP)設計のような、より大きなシステム設計の一部として使用することを意味します。Virtuoso環境でそれを実現する方法について、最初の重要なステップをお見せするつもりです。

ステージ1- Virtuoso環境には、SiPファイルだけでなく、パッケージ・テクノロジやデザイン・ライブラリも既にインポートされています。

ステージ2- パッケージ・テクノロジ・ライブラリを知っている必要があり、BGA (Ball Grid Array)やLGA (Land Grid Array)などのI/Oコンポーネント・セルを見つけて、レビュー用のbaseセルビューを開き、パッド・スタックの情報を取得します(このブログでは、BGAを使用しています):

  1. パッケージ・テクノロジ・ライブラリで、BGAのbaseレイアウト・ビューを開きます。
  2. レイアウトまたはNavigatorアシスタントでBGAボールの1つを選択します。
  3. Edit → Basic → Propertiesをクリックします。
  4. BGAのボール・インスタンスのセルビュー名をキャプチャします。
  5. レイアウトを閉じます。

ステージ3- Library Managerで、padstack_baseレイアウト・ビューであるBGAのボール・セルビューに移動し、以下の手順でBGAボール・ピン・レイヤーをキャプチャし、パッケージ・フットプリントのエクスポートに必要なセル・プロパティを変更します:

  1. padstack_baseレイアウト・ビューを開きます。
  2. すべてのレイヤーが表示され、選択可能であることを確認します。
  3. Edit → Select → Select Allをクリックします。
  4. Edit → Basic → Propertiesをクリックします。
  5. BGAボールのpinレイヤーをキャプチャして、OKをクリックします。
  6. File → Propertiesをクリックします。
  7. CellTypeプロパティをpadまたはcoverBumpに更新します。
  8. レイアウトを閉じます。

ステージ4- ここで、パッケージ・デザイン・ライブラリにアクセスし、トップ・レベルのパッケージ・デザイン用にschematicビューとlayoutビューを作成します。パッケージのフットプリントのエクスポートを行うには、トップ・レベルのデザインに対して回路図のsymbolビューを作成する必要があり、これはこのパッケージと次のレベルのデザインとの間の階層的なピン・マッピングに使用されます:

  1. トップ・レベルの回路図デザインを開きます。
  2. 回路図側では、各BGAボールに対してピンを定義する必要があります。これらのピンがまだ回路図に作成されていない場合は、Module → Auto Create Pinsでピンを自動生成してください。
  3. Create → Cellview → From Cellviewをクリックして、回路図のシンボルを作成します。
  4. schematicビューからsymbolビューを作成します。
  5. ピンの並び順は、デフォルトのまま使用するか、変更することができます。
  6. symbolビューをCheck and Saveします。

  1. schematicビューを閉じて、トップ・レベルのレイアウトに関するいくつかの要件と推奨事項を確認しましょう。
  2. トップ・レベルのパッケージ・レイアウト・デザインを開きます。


 

ステージ5- これで、トップ・レベルのパッケージ・デザインは、パッケージ・フットプリント・ライブラリを作成するためにパッケージ・フットプリントをエクスポートする準備が整いました。

以下のパブリックなAPI vrfExportPackageを使用して、エクスポートとライブラリ作成を行います。

パッケージ・フットプリントのエクスポートが成功すると、CIWにPackage export is complete.のメッセージが表示され、ライブラリ・リストにPackage_Footprint_Libが作成されたことを確認できます。作成されたビューは以下の通りです:

  • abstract/base => BGAボール・マップの物理フットプリント
  • layout => abstract/baseを呼び出し、必要なパラメータ/プロパティを追加するPCell
  • schematic => すべてのピンのためのピン名のマッピングと、重複/繰り返しのピンのための_EXTRA#の自動割り当てをケアするマッピング回路図
  • symbol => より大きなシステムの回路図に使用することができるトップ・レベルの回路図のシンボルで、マッピング回路図を通じてデザインに階層的なインテリジェンスを与えます。

以上、パッケージ・フットプリント・ライブラリを作成し、PoP設計などの大きなシステム設計の一部として使用するための段階を説明しました。お読みいただき、ありがとうございました。

関連資料

 Datasheet

Virtuoso RF Solution

What’s New in Virtuoso

 Product Manual

Virtuoso MultiTech Framework User Guide

Virtuoso RF Solution Guide

Virtuoso Electromagnetic Solver Assistant User Guide

 Free Trials

Virtuoso RF Solution - Module Layout with Edit-in-Concert

Virtuoso RF Solution - EM Analysis

Virtuoso RF Solution - Physical Implementation Flows

Cadenceの回路設計用製品とサービスに関する情報についてのさらなる情報はwww.cadence.comをご参照ください。

Sanam Vakili
Translator: Yoko Watanabe

お問い合わせ

ご質問や一般的なフィードバック、または今後のブログ・トピックのご提案は、日本ケイデンス フィールド・マーケティング部 cdsj_info@cadence.com までメールでお問い合わせください。

Virtuoso Meets Maxwellについて

Virtuoso Meets Maxwellの連載では、設計者が設計者として生き抜くための設計プロセスの再構築と最適化にフォーカスする形で次世代のダイ、パッケージ、ボードの設計フローに関する投稿を行っています。ご注目ください! 

カスタムIC/ミックスシグナル Blogs 無料定期購読のご案内 

新規ブログが公開された際に通知を受け取る方法を、こちらにてご案内しています。是非ご登録ください。