Virtuoso Meets Maxwell: Virtuoso RF Compliance AuditによるDie Exportの円滑化

'Virtuoso Meets Maxwell' はVirtuoso RF ソリューションとVirtuoso MultiTechの機能及びその潜在能力の紹介を目的としたブログの連載です。ではどのようにVirtuosoがMaxwellと出会うのでしょうか。現在、VirtuosoプラットフォームはRF設計をサポートしており、RF設計者は物理的な放射の影響をマクスウェルの方程式で測ります。この連載では、有益なソフトウェアの改善点にスポットを当てて解説するだけでなく、VirtuosoのIC-パッケージ設計環境内の様々なツールの知識や経験についてRF、マイクロ波、及び高周波設計の視点から様々なブロガーや専門家の声をお届けします。月曜日に投稿されますのでチェックしてみてください。

Virtuoso RFソリューションをよく知っている方であればExport Dieが実装フローの最初のステップであることをご存じかと思います。これによりEdit-In-Concertコマンドを実行中にICがパッケージ設計の中で見えるようになります。DeeptiのブログにあるようにExport Die GUIはアップデートされましたが、まだダイのエクスポートはよく失敗しますし、その場合でもCIWのメッセージがよくわからなかったりします。このブログではICADVM20.1 ISR23で新しく追加されたVirtuoso RF Compliance Auditあるいは単にDie Auditと呼ばれる機能をご紹介します。ダイの検査（Audit）では実際にダイをエクスポートする前にIC layoutをダイのエクスポートに関係する様々な点についてチェックします。検査中に発見された問題についてはAnnotation Browser内のExportDieタブにその内容が記されるとともにマーカーが生成されます。

Die Audit GUI を起動するにはModule – Virtuoso RF Compliance Auditをクリックします。

これでVirtuoso RF Compliance AuditのGUIが表示されます。

デフォルトでは全てのチェックが有効化されていますが、中にはとりあえず無視したい違反もあるかと思います。ですので、どのチェックを実行したいか選択することができます。各チェックの説明と最もよく使用されるチェックを見てみましょう。

• Library Checkは階層中にcoverBumpかpadタイプのセルがあるかどうかを調べます。
• Terms Checkはバンプセルの上に乗っているピンがinstTermにマッチしているか等のチェックを行います。往々にしてマッチしていないケースがありますのでこれは検査機能によりチェックしておくべきです。
• IC Symbolはlayoutに対応するsymbolがあるかどうかをチェックします。
• IO Checkはパッドやバンプの重なりをチェックします。
• IC Symbol Checkはschematicのピンがlayoutのピンとマッチしているかをチェックします。
• 最後のOther ChecksはprBoundaryがあるかどうかやデザイン中に何か除去しなければならないマーカーが残っていないかどうかをチェックします。

これらのいくつかのチェックについてはCheck Against Sourceでもチェックできますので、常にCheck Against Sourceを実行するようにしておくのも良いでしょう。加えて、私が常に行っている習慣として、バンプやパッドが置かれている階層のセルを編集後はトップセルに戻る前に必ずこれらのチェックを実行するというものがあります。問題が階層下に潜んでいてトップレベルのセルではレポートされない場合もあり、そうなるとダイのエクスポートが失敗してしまうことがあります。

問題がレポートされているAnnotation Browserは次のような表示となります。

Export DieもDie Auditもtechfile中の最上位メタルレイヤーをFront Pin Layerとして使用しますが、これが実際のバンプやパッドセルのピンレイヤーとマッチしない場合もあります。例えばバンプセルのピンがdrawingではなくpinパーパスのレイヤーで作られている場合などです。このような場合、Export DieとDie Audit双方で使用できるテンプレートファイルを用意しておくのが良いでしょう。Export Die GUIで設定を保存するか専用のシンタックスで記述することでテンプレートファイルの作成が行えます。

Die Auditに関するさらなる説明や全ての違反レポートについての記述に関してはVirtuoso RF Solution GuideのDie Auditセクションをご参照ください。

このブログがDie Auditに関する理解と皆様のダイ・エクスポートに関する問題解決のお役に立てれば幸いです。

関連資料

	Datasheet	Virtuoso RF Solution What's New in Virtuoso
	Video	Virtuoso RF Solution: Using the Edit-in-Concert Mode to Edit Die Packages and Layouts CadenceTECHTALK ミックスシグナル・カスタムIC設計セミナー メソドロジー編
	Product Manual	Virtuoso MultiTech Framework User Guide Virtuoso RF Solution Guide Virtuoso Electromagnetic Solver Assistant User Guide
	Free Trials	Virtuoso RF Solution - Module Layout with Edit-in-Concert Virtuoso RF Solution - EM Analysis

Cadenceの回路設計用製品とサービスに関する情報についてのさらなる情報はwww.cadence.comをご参照ください。

Kerry Judd

Translator: Kazuyuki Tateishi

お問い合わせ

ご質問やフィードバック、あるいはブログで取り上げてほしいトピック等ございましたら custom_ic_blogs@cadence.com 宛までメールをいただければと思います。

Virtuoso Meets Maxwellについて

Virtuoso Meets Maxwellの連載では、設計者が設計者として生き抜くための設計プロセスの再構築と最適化にフォーカスする形で次世代のダイ、パッケージ、ボードの設計フローに関する投稿を行っています。ご注目ください！

カスタムIC／ミックスシグナル Blogs 無料定期購読のご案内

新規ブログが公開された際に通知を受け取る方法を、こちらにてご案内しています。是非ご登録ください。