• Home
  • :
  • Community
  • :
  • Blogs
  • :
  • PCB設計/ICパッケージ設計
  • :
  • 2021年1月リリース、Cadence OrCAD / Allegro17.4-2019 HotFix SPB17…

PCB設計/ICパッケージ設計 Blogs

SPB Japan
SPB Japan
13 Jan 2021
Subscriptions

Get email delivery of the Cadence blog featured here

  • All Blog Categories
  • Breakfast Bytes
  • Cadence Academic Network
  • Cadence Support
  • Custom IC Design
  • カスタムIC/ミックスシグナル
  • 定制IC芯片设计
  • Digital Implementation
  • Functional Verification
  • IC Packaging and SiP Design
  • Life at Cadence
  • The India Circuit
  • Mixed-Signal Design
  • PCB Design
  • PCB設計/ICパッケージ設計
  • PCB、IC封装:设计与仿真分析
  • PCB解析/ICパッケージ解析
  • RF Design
  • RF /マイクロ波設計
  • Signal and Power Integrity (PCB/IC Packaging)
  • Silicon Signoff
  • Spotlight Taiwan
  • System Design and Verification
  • Tensilica and Design IP
  • Whiteboard Wednesdays
  • Archive
    • Cadence on the Beat
    • Industry Insights
    • Logic Design
    • Low Power
    • The Design Chronicles

2021年1月リリース、Cadence OrCAD / Allegro17.4-2019 HotFix SPB17.40.013の新機能ハイライト

OrCAD® および Allegro® の 17.4 HotFix 013 (QIR 2、アプリケーションのスプラッシュ画面で は ”2021” と示されています) の更新プログラムがCadence Downloadsにリリースされました。このブログ記事では、この更新プログラムにアクセスするための重要なリンクと、主な変更や新機能についての概要をご紹介します。

OrCAD / Allegro 17.4 (SPB174)

以下は主要なリストとその簡単な概要です。このリリースで導入された変更と拡張機能の詳細については、What’s New in Release 17.4-2019 HotFix 013 を参照してください 。 

Allegro PCB EditorおよびAllegro Package Designer Plus

  • ダイナミック シェイプに対するパフォーマンスが向上し、各レイヤーのシェイプ・パラメーターを指定する機能が備わりました。個々のレイヤーレベルだけでなく階層レベルでもレイヤー固有のシェイプ・パラメーターをすばやく定義できるようになりました。これにより、Shape Instance Parametersで個別に設定する煩わしさから解放されます。
  • DesignTrue DFM を使用するユーザーには、オンライン DFM チェックを無効にする機能、Global Manufacturing toleranceの追加、トップまたはボトムのマスク レイヤーにソルダーマスク レイヤーを必要としないビアパッドスタックを定義するための新しいリスト エントリなど、多くの興味深い機能強化が、このリリースで施されています。
  • このリリースで導入されたDesignTrue DFM Rule Aggregatorは、PCBデザイナーが、すべての製造業者に適用される共通の基準ルールセットを作成するのに役立ちます。この機能により、1つの製造業者への依存、手動による対応、または社内のソフトウェアソリューションの使用といった課題を解決できます。
  • このリリースでは、High-Speed・ストラクチャ用のプロトタイプソリューションも利用できます。デザインキャンバス上に、必要なすべてのオブジェクト(場合によっては複数のレイヤーにまたがる)を含む再利用可能なストラクチャが作成され、このストラクチャは解析のためにSigrityにインポートできます。

Allegro Pulse

  • このリリースでは、サーバー管理、役割の割り当て、ライブラリ管理、および診断用のテストケース生成の分野で、PulseTM サーバー・インフラストラクチャが強化されました。
  • Allegro PCB EditorおよびAPD PlusのデザインデータがPulseプラットフォームでサポートされるようになりました。Pulseを通してボードデザインをチームと共有し、そのバージョン履歴を維持することができます。
  • Windchill PLM Connectorが強化され、WindchillのパーツデータをPulse管理ライブラリと同期できるようになりました。これによりエンジニアは、情報に基づいた部品の選択やリスクとコンプライアンスの適切な洞察を、Live BOM内で確実に行うことができます。 

Allegro System Capture

  • DE-HDLやOrCAD Captureのライブラリに登録されているパーツを使用した論理回路デザインの作成に加えて、System Capture内でパーツやライブラリの作成および編集が行えるようになりました。System Captureは、新たにネイティブなライブラリフォーマットのサポートを開始しました。
  • OrCAD Captureのサポートが拡張されました。このリリースでは、OrCAD CaptureのデザインをベースとしたSystem Captureデザインの作成や、OrCAD CaptureデザインをブロックとしてSystem Captureデザインにインポートする処理が可能です。
  • Design integrity analysis(設計信頼性分析)では、デバイスカテゴリの拡張、カスタムモデルのサポート改善、回路図監査チェックの機能追加などが行われています。
  • 共有デザインの取り扱いに関し、共有のためのオプションが改善され、さまざまなレベルのアクセスとロックがサポートされるようになりました。アクセスとロックの種類には、全アクセス、変更のみ可能、編集無しで読み取りのみ可能、などがあります。
  • このリリースでは、電源シンボル、ネット、コンポーネントの間での接続定義や、多ピンシンボルの配置と接続など、設計者の日常的なタスクをスピードアップする多くの機能が追加されています。

OrCAD Capture CIS

  • OrCAD Captureには、PCBフローの新機能が追加されました。これらは主に利便性向上に関連しており、新しいdesign synchronization optionsが含まれています。回路図とレイアウトの間の変更を効率的、かつ簡単に同期するために、2つの新しいユーザーインターフェイス(UI)がQIR2で導入されました。
  • Allegro PCB Viewerの統合とクロスプローブの有効化により、PCBデザインのレビュー環境がより効率的になりました。

PSpice A/D

  • PSpice A/Dのフローには、PSpice A/Dモデルの表示に関連する利便性向上、シミュレーションを想定した設計準備状況のダイナミックチェック、および2つの新しいPSpice A / Dモデリングアプリケーション(パワーMOSFETとパワーダイオード)があります。
  • モデルライブラリの構成をシミュレーションプロファイルレベル、デザインレベル、カスタムグローバルレベルで定義でき、またこれらのモデルの優先順位を定義できるようになりました。

  

ご質問やフィードバックがある場合は、pcbbloggers@cadence.comに送信してください。

このようなリリースアナウンスやその他の関連情報をメールで受信するには、ページ上部のSubscriptionsフィールドにメールIDを入力し、 SUBSCRIBE NOWをクリックしてください。

この記事に関するお問合せは、cdsj_info@cadence.comまでお願いいたします。

Author: AllegroReleaseTeam
Translator: Norikazu Takada

このブログの英語版はこちらより

Tags:
  • PCB |
  • 17.4 |
  • OrCAD Capture |
  • PSpiceA/D |
  • PSPICE |
  • PCB Editor |
  • 17.4-2019 |
  • Allegro System Capture |
  • japanese blog |
  • Pulse |

Share Your Comment

Post (Login required)