PCB設計／ICパッケージ設計 Blogs

PCBデザインを開発する過程においては、多くのエキスパートたちが設計の検証に関わります。 これらのエキスパートやその他のさまざまな関係者は、自社または製造会社に所属していて、PCB設計プロセスの特定の側面に関心を持っています。関連するデータをそれぞれの関係者やさまざまなドメインのエキスパートと共有することは、適切なフィードバックを受け取るために大変重要であり、これは、PCB設計ソフトウェアのデータ抽出機能に大きく依存します。Cadence Allegro® レイアウトエディターは、バイナ...

OrCAD® および Allegro® の 17.4 HotFix 013 (QIR 2、アプリケーションのスプラッシュ画面で は ”2021” と示されています) の更新プログラムが Cadence Downloads にリリースされました。このブログ記事では、この更新プログラムにアクセスするための重要なリンクと、主な変更や新機能についての概要をご紹介します。 OrCAD / Allegro 17.4 (SPB174) 以下は主要なリストとその簡単な概要...

PSpice® A/Dは、OrCAD®およびAllegro®ツールと統合が可能なフル機能のアナログ／ミックスシグナル用シミュレーターです。PSpice A/Dを用いることで、デザインの機能と信頼性を向上させ、フィルター、アンプ、リニア、スイッチモード電源などの設計コンポーネントの電気的性能を検証することもできます。 これにより、高周波システムから低電力ICに至るまでのデザインを調査およびテストできます。それだけでなく、リニアおよびミックスシグナル設計に対して厳密な検証およ...

皆さん、こんにちは。17.4リリースの次のメジャーアップデートに向けて、チームは今、非常に忙しくしています！新しいアップデート、拡張機能、バグ修正に、皆さんにも私たちと同じようにわくわくしていただければ幸いです。しかし、それまでは、皆さんがご存知ないかもしれないAllegro Package Designerツール機能がまだ数多くありますので、それらを紹介させてください。 今日は、エクスポート可能な3Dフォーマットについて説明します。多くの方がSTEPモデルに精通しており（完成したパッケージレイ...

先日、CadenceLIVEでのAnirudhの基調講演について Anirudh's Keynote: A New Product...and an Acquisition で取り上げました。この中でinspectARの買収について言及がありました。もっと詳しい話を聞くため、私はCEOのMihir Shahにコンタクトを取りました。最初の驚きは、同社がカナダのニューファンドランドを拠点としていることです。インド同様に、ニューファンドランドも1時間単位ではないタイムゾーンを採用する地域の1...

先週の月曜日に、TSMC Technology Summit 2020がありました。もちろん、バーチャルでの開催です。それについては、別稿の TSMC Technology Symposium: All the Processes, All the Fabs (*英語)で取り上げました。今回の記事はスペシャルティープロセスとアドバンスドパッケージについてで、これはTSMCでは3DFabricという名称が使われているものです。 スペシャルティーテクノロジー Kevin Zhangがスペシャルティー...

クロストークとは”アグレッサー”ネットから”ビクティム”ネットへの不要な信号の転送であり、PCB設計で生じる可能性のあるシグナルインテグリティ（SI）問題の中でも主要なものの1つです。クロストークを可能な限り低減することは、PCB設計にとって常に重要です。多くの場合、専用ツールを使用したクロストーク解析の実行には、専門知識が求められ、またドライバー／レシーバーモデルの詳細についての理解も必要とされる、時間の掛かる作業となります。 Allegro&r...

Library Creator 17.4-2019 HotFix 007のアップデートより、Templatesダイアログ全体に改良が加えられ、テンプレートを見つけて選択しやすくなりました。 また、Propertiesウィンドウに多くの変更が加えられました。 もう1つの注目すべき変更は、新しいルールをすばやく追加できるいくつかのボタンをConfigurationダイアログに追加したことです。 ここから、変更の詳細についてご紹介します。 ルールとコンストレイントを簡単に追加できます。 ダイアログに新...

OrCAD® 及び Allegro® のHotFix 007 (QIR 1)が Cadence Downloads からダウンロードできます。この新リリースでは、数多くの機能の改善や強化が行われており、その多くはお客様からのご要望、ならびに、我々が継続的に追求している使い易さとユーザーエクスペリエンスの向上というフォーカスに基づくものです。このリリースは、スプラッシュ画面においては”2020”と示されます。 この最新バージョンを使い始めてみると、いたる所でちょ...

OrCAD® 製品一式をインストールすることなく、OrCAD Captureの回路図、レイアウト、またはICパッケージのデザインをすぐに表示したいと思いませんか？ OrCAD Capture, PCB Editor, または Allegro Package Designer Plusで作成されたデザインデータへの読み取り専用でのアクセス手段を手に入れたいですか？ その願いは実現されました。 17.4-2019 HotFix 008では、OrCAD® Captu...

すべての配線信号トレースを解析せずにプリント基板(PCB)を製造したことがありますか?ほとんどの設計者は「はい、いつも」と言うでしょう。トレースの幅と間隔はコンストレイントによって設定されており、多くの設計者は、これらのコンストレイントが設計に必要なマージン内のインピーダンス値に収まることを確認する時間がありません。基板上の高速トレースは最も慎重にレイアウトされていますが、残りのトレースは、ルーティング後に検査なしで製造に送られることがよくあります。 Sigrity ハイブリッド ソ...

ワイヤーボンドパッケージを設計する場合、パッケージ基板層のボンドフィンガーとリングはソルダーマスク層を通して露出させる必要があります。そうでければ、ワイヤーをそれらに結合することはかなり難しくなります。 以前に “バウンドレス バウンティ オブ バウンディングシェイプ” (バウンディングシェイプの際限なき恩恵)” で Create Bounding Shape ツールについて話しました。ボンドフィンガーには、ソルダーマスクレイヤーを介した露出に関して、いくつか...

この英文タイトルはまるで早口言葉ですね。早口で3回繰り返せますか？さて、今回のトピックスはAllegro® Package Designer及びSiP LayoutのShapesメニューにある"Create Bounding Shapes"ツールです。 この機能について最初にお話したのは、実は数年前のことです。このコマンドの歴史に興味がおありでしたら、 こちら のリンク(※英文)からその時の記事をご覧いただけます。このコマンドが最初にツールに追加された背景は、とあるお客様...

PCBレイアウトエディタは、設計が正しいことを確認するために、コンストレイント(制約条件)とルールという形式を通じて、多くのチェックを提供します。DFMルールを利用することで、ファブリケーションやマニュファクチャリングの問題も回避できます。さらに、自動配線を使用すれば、正しい接続とトレースを備えたエラーのないボードを確実に設計することができます。 ところで、ただ「正しい」というだけのボードに満足できますか？それとも、さらなる改善、最適化を求めますか？また、「クォリティ」についてはどうでしょうか...

洗練された先進的なバージョンであるOrCAD/Allegro 17.4-2019がリリースされました。使いやすさの追求と共に、生産性向上のための新機能が数多く実装されています。 回路図から基板、基板から製造へとつながるデータ反映のプロセスは最適化され、より直感的で使いやすいフローが実現しました。したがって、このリリースは、電気系CADに携わるすべての人々に(回路設計者でもレイアウト設計者でも、あるいはライブラリとパーツの管理・作成担当者や、電気系CADプロセスの管理担当者であっても)必ず役立つ機...