2022年10月リリース、OrCAD / Allegro 22.1 の新機能ハイライト

6 Nov 2022 • 1 minute read

OrCAD^® 及び Allegro^® 22.1が Cadence Downloads からダウンロード可能になりました。本ブログでは、このリリースにアクセスするための重要なリンクと、主要な機能変更や新機能についての概要をご紹介します。

OrCAD/Allegro 22.1 (SPB221)

以下、主要な機能変更や新機能のリストとその簡単な概要を、プロダクト毎にご紹介します。

Allegro PCB Editor and Allegro Package Designer Plus

本リリースでは、Update to Smooth の高速化、Moveでのパフォーマンス向上、ネガティブレイヤーを含むデザインでのDRCチェックの高速化など、パフォーマンス面で多くの機能向上が図られています。更に、ディスプレイ関連の機能向上も含まれています。具体的には、GPUサポートの拡張や高解像度ディスプレイに対応して標準化されたフォームなどがあります。
新しい3DXエンジンがAllegroボードデザインデータベースと統合され、大規模デザインの規模と複雑さに起因する問題への対応を可能にします。
High-speed structureは、現在の配線と遅延マッチングを維持したまま、パッドのエントリやExitのトレース無しで、より速く作成されます。パッドスタックを持つオブジェクトの変換、作成、置換をキャンバス上で直接行うためのユーティリティがいくつか導入されています。これは、GERBERやDFXファイルをインテリジェント・デザインに変換する際に便利です。接続性を確立するために、これらのファイルを別のデザイン・オブジェクトに変換する必要はもうありません。オブジェクトを手動でトレースする代わりに、cline、ライン、ピン、ビアパッドに基づいたカスタムシェイプを生成することも可能です。
Dimensionの変更を、削除や再生成を行わずに実施することができるようになりました。これは、Dimensionを個々のオブジェクトに分離してからオブジェクトを変更することで実現されます。
Power Delivery Generator を使用し、レイアウト内のピンの位置に基づいてプレーンエリアを構築することができます。従来行われていた、電源ネットをハイライトして集合エリアを探してからプレーンエリアを定義、という手順はもう不要になります。

Sigrity Aurora

コンストレイントのキャプチャに利用できる非解析バージョンのTopology Workbench がAllegro PCB Editor および Allegro Package Designer Plus に含まれるようになりました。
最新のAnalysis Model Managerモジュールが、他のSigrityアプリケーションやワークフローと同様にSigrity Auroraにも統合されました。
Interconnect Model Extraction Workflowでは、レイアウトデータベースに製造トレランスを定義できるようになりました。これにより、設計通りのケースに加え、高インピーダンスおよび低インピーダンスシナリオの抽出が自動化されます。
Design Setup Workflowにおいて、Set up Padstack Plating Parameters オプションが追加され、ビアメッキの厚みをグローバルに定義できるようになりました。

Allegro Pulse

ボードから派生したデータをPLMシステムに展開する際、ボードファイルのソースもPublish for Manufacturing (PFM)アプリケーションで定義されます。これまでは、ボードファイルのソースとして指定できるはローカルディレクトリまたは共有フォルダのいずれかのみでした。今回のリリースから、ボードファイルのソースとしてPulseも指定できるようになりました。これにより、ボードは常にフロントエンドの設計と同期していることが保証できるようになります。

Allegro System Capture

デザインのオープンやセーブなど回路図を扱う作業において実感されるパフォーマンスと応答時間が改善されました。接合部の計算に関する新しいリアルタイムアルゴリズムとデータキャッシュ改善により配線のパフォーマンスも向上しました。さらに、キャンバスの選択機能も改善され、大きな回路図で3～5倍のパフォーマンス向上が実現されました。
多くの視覚的な目印が追加され、ネットの追跡が以前より簡単になりました。また、ベースネットやウィニングネットにフラグを立てたり、フィジカルネット名にブロックプレフィックスやサフィックスのテキストを含めたりすることができるようになりました。
デザインを読み取り専用で開くことができるようになりました。誤って上書きしたり、不必要にロックしたりすることを防ぎます。
電源信号に接続する時や回路をコピーする時のネットのデフォルト命名が設定できるようになりました。新たな設定では、電源への接続時にワイヤに信号名を追加または表示する設定、および、非表示の電源信号名の転送を制御する設定－選択部分をペーストする際に非表示の信号名および 'unnamed_*' 信号名を転送するかどうか－が新たに用意されています。
これまで、マルチセクションインスタンスやスプリットインスタンスのRef Desは、パーツが順次処理されるときに変更されていました。今後は、すべてのセクションが単一のトランザクションとして処理されるため、パートマネージャでの更新後にも Ref Des を保持することが可能になりました。
削除されたバスビットが自動的にパージされるようになったため、ユーザーによるアクションは不要になりました。
バリアント内のコンポーネントをプレースホルダーに置き換えることができるようになりました。プロジェクトライブラリで利用可能なパーツでなくてもPreferred Parts(優先パーツ)として使用できるようになりました。更に、また、ベースデザイン上のコンポーネントを DNI (Do Not Install, 非実装の意) としてマークすることもできます。
システムレベルデザインの作業において、ポートやピンを色分けして割り当てる際に、完全一致または部分一致するネットを素早く識別することができます。システムレベルデザインの印刷機能は、通常回路図の場合と同様に、印刷、PDF、Smart PDFなど、あらゆる印刷フォーマットに対応します。
今回のリリースから、PCB Editorの .brd ファイルに加え、APD Plusの .MCM ファイルもAllegro System Captureの回路図とリンクさせることができるようになりました。
ライブラリ管理面では、DE-HDL ライブラリプロジェクトで作業する際に System Capture 内でDE-HDL ライブラリの作成やパーツの編集ができるようになりました。さらに、OLB回路図モデルの新規作成や既存モデルの編集が可能です。

Topology Workbench

Topology Workbench の実行ファイル名が TopXp.exe から TopWb.exe に変更されました。
SystemSIワークフローがIBIS 7.1仕様に準拠し、複雑なパッケージのモデリングが可能になりました。Trace Editor のインターフェイスが強化されました。
Cable Modeler が同軸ケーブルに対応するよう機能拡張されました。T-Line Typeリストでは、Coaxial Cableを選択してパラメータを設定することも可能です。
Topology Workbench は PCI Express Gen 6 Compliance Kit をサポートし、PAM4 信号のシミュレーションを可能にします。
SystemPI ワークフローにおいて、修正された Voltus ファイルが asi_models ディレクトリに保存されるようになり、Voltus Model PWL の編集が可能になりました。波形の開始時間や停止時間を指定したり、必要な回数だけ波形を繰り返したりすることもできるようになりました。

PSpice A/D

本リリースでは、周波数によって変化するインピーダンスをCSVフォーマットの周波数テーブルから反映することができる便利な機能が用意されています。
PSpice Modeling Applicationでの式のサポートにおいて、デジタルクロックソースであるDigClockにも対応するよう拡張されました。
Noise Analysisが強化され、Noise Analysis表形式レポートに主要なノイズ要因がリストアップされます。これにより、手動で計算することなく、主要なノイズ要因を迅速に特定することができます。
ゼロオーム抵抗があっても回路をシミュレーションできるようになりました。抵抗値がゼロのものはGMINに置き換えられ、デフォルトでは1.0E-12に設定されています。
モンテカルロ解析の機能拡張により、3-Sigmaと6-Sigmaの値を計算し、報告できるようになりました。シグマ値は、モンテカルロ統計結果グリッドに列として表示されます。
Smoke解析では、電力の自動ディレーティングを有効にすることができます。抵抗に対してカスタムディレーティングが定義されている場合、その抵抗の電力損失は温度によってディレーティングされます。計算されたディレーティング値は、Smoke resultsに表示されます。
Smoke Analysis の使用時に階層化されたコンポーネントをフィルタする際、指定文字列の前後にある任意パターンの意味でアスタリスクを用いることができるようになりました。Component Filter コマンドを使用すると、コンポーネントを検索することができます。

以上が、Cadence OrCAD および Allegro Release 22.1 リリースで利用可能な主要な変更点です。各製品の新機能や機能強化の詳細については、Cadence Online Support (COS)ポータルの What's New in Release 22.1 をご覧ください。なお、 What's New in Release 22.1 の日本語版は、COSのSPBホームページにあるリリース情報ページに掲載されます。(近日予定)

製品に搭載された新機能や機能強化については、今後もこのブログにて詳細な情報を発信していきますので、どうぞお楽しみに。

Allegro Release Team

ブログの購読登録(無料)を行うと、最新記事公開の通知がメールでお受け取りいただけます。PCB設計／ICパッケージ設計 Blogsページをオープンし、画面左上のSubscriptionsより、ぜひご登録ください。

登録方法は、こちらよりご確認ください。

この記事に関するお問合せは、cdsj_info@cadence.com までお願いいたします。

Author: AllegroReleaseTeam

Translator: Ikue Yoshizaki

このブログの英語版はこちらより