PCB設計／ICパッケージ設計 Blogs

コンストレイント(制約条件)は、PCB デザインの要件が論理的、物理的の両方の観点で満たされることを保証するためのルールです。コンストレイントは、パーツ、ピン、ネットなどの様々なオブジェクトに定義できます。このブログでは、電気的ネットに定義されるコンストレイントに焦点を当てます。これらのコンストレイントには、スタブの長さや伝搬遅延("Propagation Delay")といった電気的なものと、ラインの最小幅やスタティックでのフェーズ公差といった物理的なものとがあります。設計段階で認識されたさまざまなコンストレイントは、最終的な物理ボードにおいて電気的な基準を満たすのに役立ちます。このデータの定義は手間のかかる作業にもなり得ますが、必ずしもそうではありません。回路図設計者として、基板へのデータ反映前に、デザインに対して初期のコンストレイントを手早く迅速に割り当てる方法が求められます。また、デザインをレビューしながら、これらのコンストレイントの有効性をチェックする方法も必要です。

Allegro^® System Captureは、これらのコンストレイントを管理する効率的な方法を提供します。ネット接続が見えているキャンバスのすぐ隣に、ドッキング可能なコンストレイント編集用のウィンドウを表示します。コンストレイントを表示するこのウィンドウは Docked Constraint Manager と呼ばれ、特に、最も一般的に使用されるコンストレイントルールを設定することを目的としています。コンストレイント全般に関しては、すべてのコンストレイントを網羅したスプレッドシートであるAllegro Constraint Managerアプリケーションが利用できます。Allegro Constraint ManagerはAllegro System Captureから起動でき、ここであらゆる種類のコンストレイントを適用することができます。一方のDocked Constraint Managerビューでは、選択されたネットに適用されたコンストレイントの簡易的なスナップショットが参照できます。下の画像は、選択されたネットとそれに適用されたコンストレイントを示しています。ご覧のように、編集画面内でコンストレイントが表示されるので、編集とレビューが容易に行えるようになります。

Docked Constraint ManagerのユーザーインターフェースはAllegro Constraint Managerに似ていますが、一般的なルールのみをサポートすることで、よりシンプルに利用できるようになっています。コンストレイントの追加は、一度に1つずつのオブジェクトに対して行えるのはもちろんのこと、オブジェクトのグループに対して行うこともできます。Docked Constraint Managerでも、ネットクラスやマッチグループなどのより高度なコンストレイントをアサインすることができます。回路図キャンバスにドッキングされているため、コンストレイント定義中に編集画面が見えなくなることはありません。また、デザインレビューの際にコンストレイントに簡単にアクセスできるという利点があります。

Docked Constraint Managerウィンドウでは、コンストレイントを認識しているオブジェクト毎に分類されてタブ分けされます。メインのタブは、キャンバス上で選択されたネットまたはXNetを示します。残りのタブは、Net Class、Match Group、Differential Pairなどのオブジェクト用です。各タブの中では、コンストレイントがカテゴリに応じて分類されています。

これらの情報のツリーは、見たい情報の量に応じて、簡単に展開したり折りたたんだりすることができます。例えば、各ネットについて、Wiring、Via、Propagation Delay、Impedance、Relative Propagation Delayといったコンストレイントをこのドッキングされたウィンドウで参照することができます。

また、Docked Constraint ManagerからSignal Explorerを起動することもできます。1回のクリックでネットトポロジーを操作し、カスタムコンストレイントやメジャメントをアサインことができます。Signal Explorerで行ったコンストレイントの変更はデザインに反映され、Docked Constraint Manager.で確認することができます。

以下は、この操作がどれだけ簡単かを示したビデオです。

与えられた電気的ネット上のピンを手早くペアにし、それらのピンペアにコンストレイントを付与することができます。コンストレイントの付与が行われると、Propagation Delay、Relative Propagation Delay、Impedanceの各パネルに、そのピンペアと付与済みのコンストレイントが表示されます。

Docked Constraint Managerを利用すると、デザイン作成の最中にコンストレイントを定義、表示、検証することができてとても便利なことがお分かりいただけたと思います。このように、この機能はパワフルでありつつもAllegro System Captureの画面の中で動作するシンプルなものです。その他詳細なコンストレイント設定については本格的なAllegro Constraint Managerがあり、Allegro System Captureからアクセスして利用できます。

今日はここまでです！

ブログの購読登録(無料)を行うと、最新記事公開の通知がメールでお受け取りいただけます。PCB設計／ICパッケージ設計 Blogsページ をオープンし、画面左上のSubscriptionsより、ぜひご登録ください。

登録方法は、こちら よりご確認ください。

この記事に関するお問合せは、cdsj_info@cadence.com までお願いいたします。

Author: Shilpa Gandotra 

Translator: Ikue Yoshizaki

このブログの英語版は こちら より