• Skip to main content
  • Skip to search
  • Skip to footer
Cadence Home
  • This search text may be transcribed, used, stored, or accessed by our third-party service providers per our Cookie Policy and Privacy Policy.

  1. Blogs
  2. PCB設計/ICパッケージ設計
  3. ASCENT: 回路図とPCBレイアウトを同期させる
SPB Japan
SPB Japan

Community Member

Blog Activity
Options
  • Subscribe by email
  • More
  • Cancel
System Capture
schematic layout linking
Allegro Pulse
Allegro System Capture
japanese blog
ASCENT
design synchronization

ASCENT: 回路図とPCBレイアウトを同期させる

10 Jan 2023 • Less than one minute read

 デザインの開発とメンテナンスを成功させるためには、回路図とPCBレイアウトの変更を追跡し、どのバージョンの回路デザインデータがPCBレイアウトにロードされたかの判断を可能にする、何らかの手段が必要です。

Allegro® Pulseで管理された環境では、ネットリストを受け渡すため回路図とPCBレイアウトをリンクすることにより、両者を簡単に同期させることができます。両者がリンクすると、Pulseは、PCBレイアウトに反映された回路図のバージョンと、回路図にバックアノテーションされたPCBレイアウトのバージョンの間のリンクを維持します。

では、どのようにリンクさせるのでしょうか?

回路設計者が行う唯一の作業は、レイアウト設計者と共有する回路図をコミットする際に、Ready for Layout タグを追加することだけです。共有された回路図とPCBレイアウトとのリンクは、レイアウト設計者が論理ネットリストをインポートすることにより完了します。

これで、レイアウト設計者は、PCBレイアウトがどのバージョンの回路図ネットリストを使用しているか、回路図の更新があるかどうか、を簡単にトレースできるようになりました。

同じ様に、レイアウト設計者は共有レイアウトをコミットする際に Ready for Schematic タグを追加することができます。これにより、回路設計者は、新しいバージョンのレイアウトとの同期が可能な状態であることの通知をAllegro® System Capture上で受けられるようになります。

回路設計者は、ネットリストの再インポートにより、回路図とレイアウトを同期させることができます。

また、Allegro System Captureの設計者は、PCBレイアウトをPulseからインポートし、デザインの一覧から必要な互換デザインを選択するという手順でも回路図とレイアウトの間のリンクを確立することができます。デザインが保存されると、Pulseはレイアウトのネットリストをインポートし、回路図と選択されたレイアウトとをリンクさせます。

何らかの理由で以前のレイアウトバージョンを利用する必要がある場合には、 Version Control ダイアログボックスから選択します。

リンクされたデザインの互換性

リンクされたデザインの互換性はどのように確認するのでしょう?

Ready for Schematic または Ready for Layout タグを使用してコミットする都度、デザインのネットリストは更新されます。例えば、Ready for Layout タグでコミットされた回路図からレイアウトにネットリストがインポートされると、それ以降に作成されるレイアウトの各バージョンはその回路図のバージョンと互換性があるとみなされます。この互換性は、新しいバージョンの回路図が Ready for Layout タグでパブリッシュされ、PCB デザインにインポートされるまで継続します。

回路図とレイアウトのリンク解除の詳細については、製品のドキュメントを確認してください。また、Schematic and Layout Linking in Allegro Pulse, System Capture, and PCB Editor もご参照ください。

回路図とレイアウトのリンクの詳細については、引き続きブログで取り上げていきます。例えば、リンク後、PLMシステムに派生データをパブリッシュする際、ローカルマシンではなくPulseからレイアウトを選択する方法がありますが、その方法についてご紹介します。また、サードパーティのレイアウト設計パートナーとのレイアウトおよび回路図のリンクの管理についてもご紹介します。

ASCENTについて

ASCENTシリーズは、Allegro Pulse、Unified Search、Part Manager、Constraints Manager、Live BOM、Team Design、System Reliabilityなどのアプリケーションと機能を含むAllegro System Capture製品群を対象としています。

このシリーズでは、Allegro System Captureとはどのようなものなのか、パーツやライブラリ、デザインの作成、確立されたIPのリユース、設計コストや市場投入までの時間ならびに規格への準拠などを管理しながらレイアウトファイルの作成に至るまでの流れ、非EDAサポート機能へのアクセス…などのタスクをAllegro System Captureを利用してどのように行えるのかを、追究していきます。

一人で複数の役割を担う設計者の場合でも、大企業の場合でも、Allegro System Captureはそれぞれのお客様に最適なソリューションを提供します。あなたのAscent(=上昇)をスムーズにするためのヒントやコツを共有しますので、これからもどうぞお楽しみに!

ブログの購読登録(無料)を行うと、最新記事公開の通知がメールでお受け取りいただけます。PCB設計/ICパッケージ設計 Blogsページ をオープンし、画面右上のSubscriptionsより、ぜひご登録ください。

登録方法は、こちら よりご確認ください。

 

この記事に関するお問合せは、cdsj_info@cadence.com までお願いいたします。

Author: Auromala

Translator: Ikue Yoshizaki

このブログの英語版は こちら より

© 2025 Cadence Design Systems, Inc. All Rights Reserved.

  • Terms of Use
  • Privacy
  • Cookie Policy
  • US Trademarks
  • Do Not Sell or Share My Personal Information