Community Blogs PCB設計／ICパッケージ設計 > 2023年3月リリース、OrCAD / Allegro 22.1 HotFix 003の新機能ハイライト
SPB Japan

Community Member

Blog Activity
Options

2023年3月リリース、OrCAD / Allegro 22.1 HotFix 003の新機能ハイライト

• 1 minute read

OrCAD® 及び Allegro® 22.1のHotFix 003 (QIR2)アップデートが Cadence Downloads からダウンロード可能になりました。本ブログでは、このリリースにアクセスするための重要なリンクと、主要な機能変更や新機能についての概要をご紹介します。

    OrCAD/Allegro 22.1 (SPB221)

以下、主要な機能変更や新機能のリストとその簡単な概要を、プロダクト毎にご紹介します。

Allegro PCB Editor and Allegro Package Designer Plus

  • このリリースでも引き続きパフォーマンスが強化され、設計時間が短縮されます。このリリースでの重要な変更には、100,000 以上の属性を含むデザインでのCline編集の高速化、Stream Outのスピードアップ、Gerber/Artwork生成の高速化などが含まれます。
  • Model、PCB、Rigid-flex オブジェクト間の物理的な違反をチェックするため、3 つの新しい 3DX DRC が導入されました。
  • Allegro® PCB Editor でのゾーンの作成と編集は、異なるスタックアップを必要とする Rigid-Flex 設計向けに機能が強化されました。ネストされたゾーンの作成やゾーン境界の編集がShape Editアプリケーション モード以外でも行えるようになりました。
  • Allegro® Package Designer Plus では、SigrityTmテクノロジーによるハイスピード用の解析＆チェック環境が4 つの製品において利用できるようになりました。
  • ShapeをStaticからDynamicsへ変換する際に、デガスホールが保持されるようになりました。デガス時のボイド間隔を制御できます。
  • Allegro Package Designer Plus のプロトタイプ機能であるデイジー チェーンを使用すると、ネットの割り当てのデイジーチェーンパターンを生成してコンポーネントや指定されたセットのピンを配線することができます。ピン番号だけでなく、SuffixesやPrefixesを追加して、カスタマイズしたネット名を作成することができます。

Allegro Pulse

  • Pulse クラスター用の新しいチェックが導入されました。 これらのチェックには、最小ハードウェア要件、CPU 使用率、RAM 消費、および空きディスク容量が含まれます。Pulse クラスタが Windows マシンまたはバーチャルマシンで起動されている場合にも、アラートが出されます。
  • サーバー モードが導入されました。 Pulse は、Design Entry HDL セットアップ用の EDM モードで、またはテスト サーバーまたはステージング サーバーとして実行できます。
  •  Pulse クラスタに自動リカバリ機能が追加されました。 応答しないサービスの再起動を最大 3 回試みます。


Allegro System Capture

  • DE-HDL プロジェクトでは、回路図に加えて、physicalフォルダ全体または特定のレイアウト ファイルをインポートできるようになりました。 DE-HDL デザインで最後に使用されたボード ファイルが現在のボードとして設定され、新しい Allegro® System Capture プロジェクトですぐに使用できます。
  • システム レベル設計では、Logical Boardですべての機能とレポートからブロックを除外するオプションをサポートします。これを有効にすると、ナビゲーション、Port/Pin Assignment ダイアログ ボックス、およびシステムコネクティビティレポートですべての下位レベル回路が無視されます。
  • このリリースから、ピンスワップの際にピン番号と合わせPIN_TEXTも共にスワップされます。これは、ピン番号よりもPIN_TEXTの方を重視しているユーザーに役立ちます。この機能は、ALLOW_PINTEXT_SWAP ディレクティブを設定することで使用できるようになります。
  • Design Integrityでのチェックでは、マイナス温度の使用と、複数のピンが同じ物理ネットに接続されているインダクタの特定が行えます。
  • Part Manager は、ベース デザインのパーツに加えデザイン バリアントの中で変更されたパーツや実装不要となったパーツに対してもフラグ付けできるようになりました。
  • シングル ユーザーの Allegro System Capture 環境で、パーツの検索時にフィルターやフリー テキスト検索を使用した高度な検索を実行できるようになりました。 また、カラム幅、カラムの表示・非表示、カラムの順序、およびロックされたチップレットについて、グローバルまたはプロジェクト固有のデフォルト設定を制御することもできます。
  • Pulse 関連の操作を行うための新しいダイアログ ボックスとコントロールがシングルユーザーおよびマルチユーザー環境で利用できるようになりました。Pulse 操作の詳細やPulse ヘルス ステータスを確認したり、ローカル バックアップの数、バージョンを作成するタイミング、完全なデザインをロックするオプション、等といった共有デザインの設定を構成したりする際に利用できます。

Topology Workbench

  • このリリースから、Topology Explorer ワークフローで Optimality Intelligence System Explorer がサポートされます。
  • SLA ワークフローでは、Optimality Intelligence System Explorer が PAM4 インターフェイスをサポートするようになりました。
  • PBA ワークフローは、アドレス バスとデータ バスの完全なバス シミュレーションを1 回の実行でサポートするようになりました。
  • AMI Builder Wizard の Continuous Time Eq (CTE) モジュールに新しいオプションである Pole Zero Transfer Function が追加され、CTE のモデリング中に伝達関数の極とゼロの使用がサポートされるようになりました。

以上は、Cadence OrCAD / Allegro Release 22.1 HotFix 003リリースでご利用いただける主要な変更点の一部です。これらはCadence OrCAD/Allegroリリースでご利用いただける主要な変更点の一部です。各製品の新機能や機能強化の詳細についてはCadence Online Support (COS)ポータルの What's New in Release 22.1 and QIRs 22.1 をご覧ください。日本語版は、COSのSPBホームページにある リリース情報ページ に掲載されます。(近日予定)

ブログの購読登録(無料)を行うと、最新記事公開の通知がメールでお受け取りいただけます。PCB設計／ICパッケージ設計 Blogsページ をオープンし、画面左上のSubscriptionsより、ぜひご登録ください。

登録方法は、こちら よりご確認ください。

 

この記事に関するお問合せは、cdsj_info@cadence.com までお願いいたします。

Author: AllegroReleaseTeam

Translator: Ikue Yoshizaki

このブログの英語版は こちら より