DesignCon : Ben Guの基調講演から ～AI ソリューションの最前線 ～

DesignCon では 2 つの基調講演がありました。1 つは System Analysisビジネスを担当するCadence VPのBen Gu によるもので、もう 1 つは Boston Dynamics の Devin Billings によるものです。Boston Dynamicsの基調講演についてはまた改めて取り上げます。 実際には、カンファレンスの前のチュートリアルの日にも第３の基調講演があったのですが、私はその日は出席しませんでした (量子コンピューティングに関するものでした)。 このブログの最初の写真は、Chiphead (あるいはMr.Chiphead、いやDr.Chiphead かも)と一緒にいる私です。 彼の顔の青いトレースは明らかに PCB の配線であり、IC の配線ではないため、名前としてはやや奇妙です。彼は PCBhead であるべきでしょう。

基調講演におけるBenの最大のチャレンジは、彼が住んでいるテキサスからサンノゼまでの移動でした。 前日にオースティンでアイスストームが発生し、彼の予約していた 3つの便を含む多くのフライトがキャンセルされたのです。 彼の基調講演は “インテリジェント マシンを設計するためのインテリジェンス”と題されたものでした。

Benの講演は、歴史をさかのぼるところから始まりました。最初は人間の筋力です。 そこに人間の頭脳の力を加えることで、石、青銅、鉄の順で道具が開発できるようになりました。 それから人間は、掘削機やトラクターなどの機械の筋力を付け加えました。 次に、機械の脳力として、力を強めるためのコンピューターが登場します。 現在、私たちは AI を活用するのに十分強力なコンピューターを手中に収めています。 AI の基本的な考え方は何十年も変わっていませんが、今では十分に強力な CPU と GPU があり、それらの考え方を実際に実現することができます。 

Benの話題は、Intelligent System Designの内側にある AI に移ります。不安: AI は私たち全員を時代遅れな廃れたものにしてしまいます。機会: AIは私たち全員を生産性の高いものにしてくれます。基本的な期待: テクノロジが機能し、PPA が改善され、検証の収束が改善され、設計サイクルが短縮され、…などが予測されます。その日の後半には、AI がエンジニアに取って代わるかどうかについてのパネル セッションがありました。それについては、また別のブログで説明します。

EDA は何十年もの間、設計者の生産性向上を牽引するドライバーでした。平面の集積回路が最初に発明されたとき、マニュアル設計がまさにそれを意味していました。デザインは紙にスケッチされ、マスクはルビリスと呼ばれるマスキング用のシートをカットする必要があり、製造プロセス全体は職人が作る陶器のようでした。その後、トランジスタ レベルの設計、ポリゴンをプッシュするCalma GDSIIのようなレイアウト エディタや、SPICE (または SPICE に似た) 回路シミュレーションが登場しました。これにより生産性がおよそ 1 桁向上しました。次に、セルベースの設計、合成に基づくフロー、および自動化された配置配線が出現したことにより、また生産性が桁違いに向上しました。誰もが、デザイン記述に使用していた言語を用いてより高いレベルの抽象化に移行することを予想していたと思いますが、それは実現しませんでした。 その代わりに、次のレベルの生産性向上は、再利用可能なブロックによりもたらされました。ブロックが社内で再利用される場合、これはDesign Reuseと呼ばれ、ある企業が生成したブロックを別の企業が採用する場合にはIP と呼ばれます。この次に来る生産性の劇的な向上は、AI ベースの EDAにより実現されます。

Benは続けて、ケイデンスが さまざまな分野で経験を積んでいるAI ベースのEDA について話しましたが、DesignCon 基調講演のルールを守り、製品名には言及しませんでした。上記は、その一例で、SoC 検証の失敗に対するデバッグの例です。 Cadence Verisium はこの分野に重点を置いており、最も重要な障害に優先順位を付けてバグを追跡し、それらの根本原因を見つけて、問題を修正します (驚くべきことに、ひとたび問題について解明された後には、これが最も簡単な手順です) 。

もう 1 つの例は、デジタル フル フローです。 講演では言及できなかった製品である Cadence Cerebrus は、より迅速に結果を出すだけでなく、より良い結果をもたらします。 以前のメソドロジーでは、多くのエンジニアが何ヶ月もかける必要がありました。 Cadence Cerebrus を使用すると、1 人のエンジニアがわずか 10 日間で PPA を 20% 向上させることができました。これほどの時間短縮ができるという点に注目してください。仮にPPA の改善がなかったとしても、数か月から10日への時間短縮は”ゲーム・チェンジャー”と呼ぶべきものです。あるいは、仮に同じく数か月かかったとしても、PPA の 20% 改善はやはり”ゲーム・チェンジャー”と呼ぶべきものです。両方が同時に実現できるこの状況は、試合の流れを変える”ゲーム・チェンジャー”どころではなく...”マッチ・チェンジャー”、つまり試合そのもののあり方を変える出来事とでも言えるでしょうか？

さらにいくつかの例を示します。生産性の向上は 5% ではありません。5 倍なのです。いくつかの電力削減成果は尋常ではないレベルです。バッテリ駆動のデバイスに搭載されるチップのリークが 28.5% 改善されると、待機時間は大幅に増加します。(待機時間とは、例えば、電話を使っていなくても電源は入っており、着信やテキスト メッセージを待っているときのことです。)

Benは、設計プロセスの別のパートからも更にいくつかの例を挙げました。 これは、まったく異なる領域、PCB ルーティングからのものです。ここでも、生産性とワイヤ長さの両面での大幅な向上が見られました。生産性の面では、50 時間から 20 分への短縮という150 倍の改善となり、PCB トレースのワイヤ長さは16% 短縮されました。

キー・テクノロジーは、データプラットフォームです。それこそが、これらすべてのテクノロジー、Benが話したものや話しきれなかったもの、時間が足りずに割愛したりスライドから除外せざるを得なかったりしたものも含めたすべてのテクノロジーの根底にある、最も重要なテクノロジーです。 そのデータプラットフォームとは、Cadence Joint Enterprise Data and AI (JedAI)プラットフォームです。 このような基本的な AI プラットフォームの 1 つのメッセージは、最良の結果は、すべて同じデータでトレーニングされたツールからシームレスに連携するツールを使用することから得られるということです。

 ファイナルメッセージ: AI はすべてを変えており、生産性と結果の質の両方で大きな利益を生み出しています。

しかし、これが始まりにすぎないこともまた事実です。 AI の現代が始まった日として、ImageNet Large Scale Visual Recognition Challenge 2012 という非常に明確な日付があります。画像認識においてニューラル ネットワークのアプローチがアルゴリズムのアプローチを追い越したのがこのイベントでした。これは “Imagenet Moment” と呼ばれます。しかし、それはほんの十数年前の話です。それ以来、EDA アルゴリズム (および 、Ben の基調講演やこのブログの範囲外である他の多くのドメイン) へのアプローチは完全に覆されていっているのです。

ブログの購読登録(無料)を行うと、最新記事公開の通知がメールでお受け取りいただけます。PCB設計／ICパッケージ設計 Blogsページ をオープンし、画面右上のSubscriptionsより、ぜひご登録ください。

登録方法は、こちら よりご確認ください。

この記事に関するお問合せは、cdsj_info@cadence.com までお願いいたします。

Author: Paul McLellan

Translator: Ikue Yoshizaki

このブログの英語版は こちら より