PCB、IC封装：设计与仿真分析 Blogs

时间：1月29-31日

地点：Santa Clara Convention Center，美国加州

Cadence诚邀您莅临DesignCon #711 展台，了解如何利用Cadence^® Sigrity的信号完整性和电源完整性工具、多千兆SerDes分析、高级DDR IP和设计/分析工具、自动化IBIS-AMI模型创建、集成电子/光子设计自动化和为下一代2.5D和3D IC设计研发的高级IC封装和跨平台解决方案来攻克设计难题。并通过现场demo及会议研讨了解我们最新的软件技术和实用技巧。

（点击查看大图）

Cadence及其客户IBM、Google、德州仪器（TI）和Samsung Foundry等公司都将带来专题讲演及小组讨论，内容涵盖：

• 教程：降低电子/光子集成电路的准入壁垒
• 16Gbps GDDR6接口的建模与仿真挑战
• 案例研究：使用电路和通道仿真分析LPDDR4X接口
• 在32Gbps SerDes接收器中运用自适应均衡功能
• 案例研究：简化DC分析流程
• 112G SerDes的建模与仿真
• 高级封装签发的参考流程

完整议程：

（点击查看大图）

更多内容：

（点击查看大图）

Cadence#711 展位更有技术人员进行现场demo演示：

• 兼顾热的电源完整性设计与分析，包括PCB原理图中的多级树拓扑设置
• 使用IBIS-AMI模型对下一代GDDR和LPDDR接口进行兼顾电源的信号完整性分析
• 简化PCB连接器接口的多千兆SI和3D互连提取，实现TX到RX接口的合规性
• 下一代5D和3D-IC设计的高级封装和跨平台解决方案
• 下一代数据中心应用的112G远程SerDes

此外，千万不要错过1月30日下午13:00，我们将在#711展位为您带来Cadence及Lumerical领先的EPDA流程——“光电设计的曙光”。

完整的现场议程和报名方式，请点击此处。

大奖等您拿

只要您在1月31日星期四Great America 3会议室中参与了我们的任意一场赞助会议，您就将有机会赢取高科技产品大奖。参与更多会议，赢取更大中奖几率。

我们期待与您在DesignCon 2019的相见！

space

欢迎订阅“PCB、IC封装：设计与仿真分析”博客专栏，
或扫描二维码关注“CadencePCB和封装设计”微信公众号，更多精彩内容期待您的参与！

space

联系我们：spb_china@cadence.com