Cadence Community

Ken的博客系列之二 | 千兆位串行链路接口的SI方法

By Sigrity | 16 Aug 2019

作者：Ken Willis 上一篇：通过“自上而下”的方法将SI推向上游假设我们正在致力于PCI Express Gen 4串行链路的研发，数据的传输速率为16Gbps。再假设我们能够获得供应商提供的AC耦合电容、封装和连接器的模型，以及来自SerDes接收端的IBIS-AMI模型。接下来还需要PCB的走线和过孔模型，以及发射端的IBIS-AMI模型。假设供应商暂时无法提供这些数据，那就让我们先来解决PCB架构的问题吧。 PCB互连的预布局建模 PCB走线的建模可以从获...

0 Comments

Tags:

SI | Chinese blog | ddr5 | DDR4 | IBIS-AMI | 中文 | SerDes | Sigrity | SystemSI | 信号完整性 | SI分析与建模
Ken的博客系列之一 | 多千兆串行接口的信号完整性方法

By Sigrity | 9 Aug 2019

作者：Ken Willis 随着电子行业技术的发展，特别是在传输接口方面，从PCI到PCI Express、从ATA到SATA、从并行ADC接口到JESD204、从RIO到Serial RIO等等，无一都证明了传统并行接口的速度已经达到瓶颈，取而代之的是速度更快的串行接口，于是原本用于光纤通信的SerDes 技术成为了高速串行接口的主流。串行接口主要应用了差分信号传输技术，具有功耗低、抗干扰强，速度快的特点，诸如PCI Express®（PCIe®）Gen4等串行链路接口的数据传...

0 Comments

Tags:

SI | Chinese blog | ddr5 | 仿真分析 | DDR4 | IBIS-AMI | 中文 | SerDes | Sigrity | 信号完整性 | SI分析与建模
Cadence Clarity为系统分析和设计提供前所未有的性能及容量

By SpbChina | 1 Aug 2019

本文转翻译自Cadence "Breakfast Bytes" 专栏作者Paul McLellan文章“ Bringing Clarity to System Analysis ”。 space 今年4月在Cadence用户大会—— CDNLive硅谷站，Cadence公司CEO陈立武（Lip-Bu Tan）宣布了发布Cadence® Clarity 3D Solver 。这是Cadence公司系统级分析策略下推出的第一款产...

0 Comments

Tags:

Chinese blog | CDNLive | 电磁场仿真 | 3D EM仿真 | 中文 | 系统级分析 | cdnlive china | 3D分析 | Clarity 3D Solver | 3D建模 | clarity
开放注册：2019 Cadence中国用户大会

By SpbChina | 26 Jul 2019

Cadence中国用户大会 CDNLive China 2019 上海浦东嘉里大酒店 - 2019年8月15日星期四 space 亲爱的用户朋友：一年一度的Cadence全球用户大会CDNLive China 2019即将来到中国！2019年度的CDNLive China 将于8月15日在上海举办，会议将集聚Cadence的技术用户、开发者与业界专家，涵盖最完整的先进技术交流平台，从IP/SoC设计、验证仿真到封装和板级设计的全流程的技术分享, 以及针对汽车自动驾驶、智能感知、语音交互、机器...

0 Comments

Tags:

PCB | Chinese blog | CDNLive | CDNLive 2019 | 中文 | cdnlive china | Sigrity | 中国用户大会 | Allegro
关于PCB安装孔所需了解的一切

By TeamAllegro | 18 Jul 2019

安装孔似乎很简单——只需将印刷电路板安装到外壳或表面上，选择一个适合电路板以及待安装表面的螺丝尺寸，然后根据此规格钻孔即可。但与印刷电路板中其他设计一样，当增加高速信号并减小形状因子后，安装孔将变得复杂起来。突然间，每个导电层都能影响电磁干扰覆盖区域，包括安装孔。这时，我们就需要考虑公差，从而确保为电路板上所需的所有元件、过孔和走线留足间隙。那么，除了目视要求，安装孔设计还应该注意哪些方面呢？安装孔配置安装孔通常可分为两类：带有支撑特性：通常连接接地平面的电镀...

0 Comments

Tags:

PCB | Chinese blog | 钻孔 | PCB设计 | 中文 | 过孔 | Allegro PCB Editor | Allegro
Cadence LPDDR4设计IP通过TSMC 16FFC FinFET 车规工艺验证

By Sigrity | 12 Jul 2019

本文转翻译自Cadence "Breakfast Bytes" 专栏作者Paul McLellan文章“ Cadence Memory IP for LPDDR4 Certified in TSMC 16FFC ”。 space 今年4月份，Cadence宣布其LPDDR4/4X存储器IP子系统通过ISO 26262 ASIL C认证： “楷登电子（Cadence公司，NASDAQ：CDNS）今日宣布，采用TSMC16nm FinFET Com...

0 Comments

Tags:

PCB | SI | Chinese blog | 仿真分析 | LPDDR4 | 中文 | Sigrity | 信号完整性
IPC-2581标准相较于旧式通用标准的特点及优势

By TeamAllegro | 28 Jun 2019

本文转载自Sierra Circuit网站： https://www.protoexpress.com/ 。 space 本文中，IPC-2581标准的全行业推进者Hemant Shah将为大家解答关于该标准的常见问题，特别是相较于Gerber和ODB++等旧式标准而言，IPC-2581的优势及特点。 IPC-2581标准的主要优势：更完备：集GenCAM和ODB++两者为一体；更智能：为你的设计提供智能数据；更安全：支持只发送制造数据给PCB制造商；更高效：你的设计数据可以一路直达工厂...

0 Comments

Tags:

Chinese blog | ECAD | PCB设计 | 中文 | IPC-2581
刚柔板装配与多板系统装配有何不同？

By TeamAllegro | 14 Jun 2019

通常我们考虑多层电路板PCB设计时，往往会想到服务器环境中的电路板机架或游戏平台组合。但是如果我们的典型刚性电路板并不适合多层电路板使用的实体机壳怎么办？我们会愿意付额外的价格来使用柔性电路板吗？如果我们可以将这两者的优点兼而有之呢？本文中，我们将介绍刚柔组合的优点、性质以及如何更好地满足多层电路板的PCB设计需求。什么是刚柔结合的PCB? 在标准多层电路板PCB设计中，我们采用电路板概念，将不同功能电路划分到较小的电路板上，并采用各种互连线路将系统放进一个外壳内。这种标准方法的问题在于...

0 Comments

Tags:

PCB | Chinese blog | 柔性电路 | PCB设计 | 中文 | Allegro PCB Editor | 刚柔结合 | Allegro | 多板系统
线下专家培训第二站：PCB高效设计入门到进阶——第一期之设计环境准备

By SpbChina | 7 Jun 2019

前言大家好，我是Principal Customer Engagement Engineer郑凤仙，从事PCB设计行业十六年，先后受聘于Mitac、华为两家企业。熟悉PCB全流程设计，拥有丰富的PCB设计经验：在PCB设计工作中，做到了“零”设计事故。设计产品包括电脑主板、服务器、路由器等，擅长于PCB精细化设计及质量管控。 PCB设计工作需要具备很强的沟通能力，需要熟悉电路设计、工艺流程、结构设计等领域的基础知识，是一项综合性极高的工作。这几年的工作留给我的感受一直是...

0 Comments

Tags:

PCB | 设计习惯 | 设计经验 | Chinese blog | 经验分享 | 设计总结 | PCB设计 | 设计环境 | 中文 | 专家培训
SI工程师如何分析多千兆位串行链路、内存及接口

By Sigrity | 31 May 2019

作者：Ken Willis 早在2007年，Cadence推动了对IBIS标准的扩展，即算法模型接口（AMI），可以模拟多千兆位串行链路接口。这与通道（与传统电路相对）仿真密切相关，可以模拟大量位比特流量仿真。当时的数据速率通常在2.5到5Gbps的范围内——即现在DDR4和DDR5的速率范围。有几件事情推动了对串行链路中通道仿真和AMI的最初需求。一个是在特定误码率（BER）下分析眼图与眼图模板（即波形禁止区域）的要求。根据经验模拟确定误码率是不切实际的（模拟1e16...

0 Comments

Tags:

SI | Chinese blog | ddr5 | DDR4 | IBIS-AMI | 中文 | SerDes | Sigrity | 信号完整性 | SI分析与建模
邀请函：2019 Cadence中国技术巡回研讨会

By SpbChina | 24 May 2019

诚邀您参加 “ 2019年度Cadence中国技术巡回研讨会”，会议将集聚Cadence的技术用户、开发者与Cadence资深技术专家，涵盖最完整的先进技术交流平台，从SoC设计、验证仿真到封装和板级设计的全流程的技术分享，您将有机会和开发Cadence工具的技术专家们面对面的直接沟通。 6月伊始，Cadence与您相约西安、成都、上海、深圳、北京！ space 会议为免费参加，座位有限，报名从速！会议咨询： event_cn@cadence.com 扫描下列二维码...

0 Comments

Tags:

Chinese blog | ToT | 技术研讨会 | 中文 | 中国技术研讨会
汽车以太网应用的SI分析技术

By Sigrity | 17 May 2019

现今汽车中车载电子设备的爆炸式增长，正在迅速改变向汽车消费者圆满提供高性能、可靠功能所需的工具和方法。汽车印刷电路板（PCB）的设计传统上一直由几个简单的器件互连组成、使用2层PCB，主要考虑的是成本问题。但是随着先进驾驶员辅助系统（ADAS）的普及，现在汽车可以包含多达100个电子控制模块（ECU），通过多线缆电缆束与安装在汽车四周的传感器相连。为适应传感器、数字逻辑与ECU之间更高性能的传输，汽车中所用部件之间的信号传输也在发生变化。目前大多数汽车采用的设计标准是100BASE-T1网络...

0 Comments

Tags:

SI | Chinese blog | 以太网 | IBIS | IBIS-AMI | 中文 | 汽车 | SerDes | Sigrity | 信号完整性 | SI分析与建模 | 合规性分析
通过人工神经网络探讨信号完整性的未来

By Sigrity | 10 May 2019

想象一下，如果电脑或机器人可以完成所有枯燥乏味的工作，我们就能享受生活、做更多有意义的事。这些绝对是许多学术界、工业界研究人员的愿望。工程师的最终梦想是，按下一个“魔法按钮”，自动实现产品的设计、layout和优化，并满足性能参数和可制造性，这依然是科幻小说的情节，但现在各种实验设计（DOE）的运用使得技术已取得巨大的进步，特别是人工神经网络（ANN）。 space 正如我们所知，人工智能和神经网络的概念已经存在了几十年。直到近期，在2015年左右，相对“廉...

0 Comments

Tags:

SI | Chinese blog | 人工神经网络 | 中文 | Sigrity | SystemSI | 信号完整性
电路/硬件设计工程师如何选择原理图设计工具

By TeamAllegro | 3 May 2019

当谈到在EDA领域选择原理图设计工具时，没有人可以找到万能的解决方案。多变的因素加之不尽相同的个人偏好，使得“最好的原理图设计工具是什么？”这个问题始终没有一个统一的答案。目前市面上的工具基本都可以完成大多数设计工作，甚至有些工具可能看起来还极其相似。在这种情况下，某一种产品能否脱颖而出则是非常主观的，简单易用、兼顾效率，成为了是否受用户欢迎的关键决定因素。通常，电路/硬件设计工程师在进行产品比较时会进行以下评估和考虑： space 使用工具之前，我需要预先学习...

0 Comments

Tags:

Allegro System Design Authoring | Chinese blog | 原理图设计 | 原理图 | 硬件设计 | 中文 | 电路设计 | Allegro
了解AMI与IBIS之后需要知道：如何轻松完成DDR5设计

By Sigrity | 26 Apr 2019

本文转翻译自Cadence "Breakfast Bytes" 专栏作者Paul McLellan文章 "AMI for DDR5 Made Easy" 。上一篇文章介绍了IBIS和AMI，并提到了行业内正在发生的一个重大变化： DDR5标准将（间接）授权使用AMI模型。 DDR5 在预计将于今年发布的DDR5标准中，DRAM将被指定涵盖DFE（判决反馈均衡）能力。而在实践中，DFE建模就意味着创建和使用AMI模型。实际上，近十年来用于分析串行链路的技...

0 Comments

Tags:

Chinese blog | ddr5 | DDR4 | AMI | 均衡 | IBIS | IBIS-AMI | 中文 | SerDes | Sigrity
如何利用Virtuoso平台高效精确地设计一款射频前端模块电路（一）

By SpbChina | 12 Apr 2019

作为一名射频前端设计的工程师，大家肯定都有过这样的疑惑：我究竟是做IC设计的，还是做板级电路设计的？如果是前者，为什么我们做仿真不跑corner，不跑蒙特卡罗，甚至连个精确的晶体管模型都没有，每天要花大量的时间在实验室里面做调试工作。锡膏，烙铁，镊子是我们每天都要见到的好朋友。如果是后者，我交付给客户的必须是一片没有任何瑕疵的芯片，每一个管脚都要正确定义，每一个指标都要严格过关，甚至还要帮助客户负责外围电路的设计和调试。但不知大家想过没有：我们为什么会有这样的疑惑？为什么我们不能像普通的CMO...

0 Comments

Tags:

射频 | Chinese blog | 仿真分析 | 射频前端模块 | 协同仿真 | Virtuoso | 中文
Chiplets——重新定义系统设计

By Sigrity | 5 Apr 2019

当下，电子行业经历着系统设计的新范式转变：传统的单片SoC电子系统设计思路正逐渐转变为使用chiplets（即“小芯片”）和高级封装技术的多芯片设计方法。这种逆转思维为系统设计开启了一个新的时代。什么是chiplets和基于chiplets的系统？ Chiplets的概念其实已存在了几年，随着高级互连和封装技术的日趋成熟，人们对它的关注越来越大。Chiplets是已知的良好芯片，通常具有单一特定功能，并且包含具有小型微缓冲器的封装器、级别转换能力、启用测试，以及利用诸...

0 Comments

Tags:

SI | PI | Chinese blog | 电源完整性 | chiplets | 异质集成 | 中介层提取 | 系统设计 | IC封装设计 | 多芯片设计 | 高级封装 | 基于chiplets的系统 | 中文 | Sigrity | 信号完整性
Cadence专家培训计划正式启动

By SpbChina | 29 Mar 2019

感谢您对Cadence的关注与支持，我们的微信服务号“Cadence楷登PCB及封装资源中心”已正式上线。我们遵循Cadence所倡导的 “系统设计实现” 策略助力工程师们优化设计、缩短开发周期、打造行业领先产品。我们在传递最新行业动向、观点要闻的同时更加专注于与大家分享PCB及封装设计、SI/PI、多物理场仿真分析等领域的技术干货与培训资源。在这里，大家将获得：最新、最详细的教学视频、白皮书、会议讲义、产品说明书等技术资料的查看与下载；...

0 Comments

Tags:

Chinese blog | 中文
Allegro PCB Editor: 进阶使用技巧

By TeamAllegro | 1 Mar 2019

本文将和大家分享Allegro PCB Editor的进阶使用技巧，旨在利用快捷键操作而减少鼠标点击次数，同时包含了定制特定的应用环境，让工具发挥最大效率的方法和示例。希望对PCB设计工程师有所帮助，使设计更加得心应手的同时事半功倍地高效完成工作！命令1：funckey z "zoom center; pick -cursor" 目的：在中心区显示您所选中的内容操作方法：将光标移动到要作为中心位置的位置，然后单击z键 space 命令2：funckey " &...

0 Comments

Tags:

Chinese blog | 软件技巧 | PCB设计 | 中文 | Allegro PCB Editor | Allegro PCB编辑器 | Allegro
DesignCon：Cadence与IBM联手讲授高级IBIS-AMI技术

By SpbChina | 22 Feb 2019

本文翻译自Cadence "Breakfast Bytes" 专栏作者Paul McLellan文章 "DesignCon: Cadence teaches AMI and IBIS" 。 space 在前不久结束的DesignCon上，Cadence及其客户IBM就32 GT/s及以上的高级IBIS-AMI技术做出了演讲教程。 IBIS-AMI技术让我想到了一个很好的类比：降噪耳机。如果我们想把音乐从智能手机（发射器）传输到大脑（接收器）而不被噪音干扰，降...

0 Comments

Tags:

Chinese blog | DesignCon | AMI | IBIS | IBIS-AMI | 中文 | SerDes | Sigrity
什么是COM/JCOM信道合规技术

By Sigrity | 19 Feb 2019

在当今这个数以十计/两位数Gbps的数据时代里，工程师的工作越来越不容易，正确地设计并表征系统以符合不断刷新的业内标准搞得大家焦头烂额，不仅要对高速串行链路及其所有损耗进行仿真，还得通过合规测试。雪上加霜的是，大家熟悉的依靠比较不同频域参数（例如插入损耗、回波损耗、串扰等）从而发现设计缺陷的传统合规性检查方法已经过时了！由于没有考虑到不同参数的相互依存性和权衡裕量问题，传统方法容易导致过度设计和成本过高问题。例如，如果一个设计满足插入损耗和串扰指标且有很大裕量，而仅有回波损耗一...

0 Comments

Tags:

JCOM信道合规 | SI | Chinese blog | 设计合规 | JCOM | COM/JCOM | COM | 中文 | Sigrity | Channel Operating Margin(COM) | SystemSI | 信号完整性 | 通道裕量
机械、热、SI、PI 、EMI分析：PCB设计缺一不可

By SpbChina | 8 Feb 2019

本文翻译自Cadence "Breakfast Bytes" 专栏作者Paul McLellan文章 "Mechanical, Thermal, EMI, SI, PI: PCB Design Needs Them All" 。 space An-Yu Kuo博士曾经在Cadence CDNLive以色列分会场的开幕演讲上讨论过 “PCB设计与分析中弥合电气、机械等领域之间的差距” 主题。现如今，PCB设计与分析涵盖更多领域：电磁学...

0 Comments

Tags:

SI | Chinese blog | 热分析 | EMI | 机械设计 | PCB设计 | 中文 | Sigrity | 信号完整性 | Allegro
2019七大行业动向预测

By SpbChina | 3 Feb 2019

本文翻译自Cadence “Breakfast Bytes”专栏作者Paul McLellan文章 “ Breakfast Nibbles: Predictions for 2019 "。新年伊始，我来和大家聊聊我眼中的2019年业内主题趋势。内存价格 2018年，整个半导体市场非常强劲，其中很大一部分原因是内存市场尤其是DRAM市场的需求远大于现有产能。而随着额外产能的上线，关注内存市场的人无一不认为其价格将会发生下滑（更多详细内容，请阅读 &qu...

0 Comments

Tags:

5G | Chinese blog | 内存 | 无人车 | 3nm | 电动车 | DRAM | 中文 | 汽车 | 云 | 5nm | 神经网络 | AI | EUV
Cadence Sigrity 邀您莅临DesignCon 2019

By Sigrity | 25 Jan 2019

时间：1月29-31日地点：Santa Clara Convention Center，美国加州 Cadence诚邀您莅临DesignCon #711 展台，了解如何利用Cadence® Sigrity 的信号完整性和电源完整性工具、多千兆SerDes分析、高级DDR IP和设计/分析工具、自动化IBIS-AMI模型创建、集成电子/光子设计自动化和为下一代2.5D和3D IC设计研发的高级IC封装和跨平台解决方案来攻克设计难题。并通过现场demo及会议研讨了解我们最新的软件技术和实用...

0 Comments

Tags:

SI | PI | Chinese blog | 电源完整性 | DesignCon | Multi-Gigabit | IC封装设计 | 光电设计 | 高级封装 | IBIS-AMI | 中文 | SerDes | DDR | Sigrity | 信号完整性
了解DDR5技术之前需要知道什么是AMI与IBIS

By Sigrity | 18 Jan 2019

本文翻译自Cadence "Breakfast Bytes"专栏作者Paul McLellan文章" AMI and IBIS: Who Put the Eye in AMI? "。 space 在SerDes设计领域，IBIS和AMI是对SerDes通道进行建模的方式，可以在保证设计性能的前提下，确保信号成功地在不同芯片之间进行传输。当下，我们的行业正面临着巨大的变化，IBIS和AMI的含义需要被更多设计领域的人了解。DFE均衡（判决反馈均衡）即将被规定包...

0 Comments

Tags:

Chinese blog | ddr5 | DDR4 | AMI | equalization | 均衡 | IBIS | 中文 | SerDes | Sigrity

PCB、IC封装：设计与仿真分析 Blogs