PCB、IC封装：设计与仿真分析 Blogs

要按时设计一个优化的电源和一个没有板级 SI/PI 问题的 PCB 设计需要设计师、layout 工程师和 PI 工程师通过一个集成设计平台紧密合作。 面向团队的设计流程允许设计和 layout 工程师在设计周期早期执行基本的电源完整性 (PI) 分析，同时不会给 PI 工程师带来过多的负担，从而加快上市时间并优化最终的设计成本。 PCB 设计流程中的传统角色 通常，PCB 设计流程中的三个主要角色都负责确保 PCB 的电源完整性： 设计工程师负责生成物料清单 (BOM) 和电路原理图来启动流...

本文要点： DDR 内存布线的重要性及布线时的关键注意事项。 从扇出布线 (escape routing) 和端接，到布线和高密度互连 (HDI) 设计的布线技巧，有效进行 DDR 内存设计。 高级PCB 设计工具的哪些功能有助于顺利完成设计。 space 在过去，人们认为计算机是一个用于完成特定目的的物体或设备，就像给微波炉或洗衣机连接插销一样。尽管在当今情况已经大有不同，但大多数人依然不了解我们每天实际上会使用多少计算能力。所有的智能手机、汽车系统和 IoT 设备都依赖计算能力来完成各自...

审视相邻层，避免串扰问题；审视走线层及参考平面，避免信号跨分割；审视每个电源平面，避免通流不足…… 针对SI/PI的检查动作是每位工程师的必修课，通常是在检查环节落实，但是却往往避免不了遗漏，而可能导致信号设计质量问题。 最后一期的内容，我们将与大家分享在PCB设计环境下，如何通过In-Design Analysis（IDA，即设计同步分析）来实现信号质量设计，在设计过程中就尽力排除信号质量隐患，从而实现高质量交付。 “极致PCB设计全流程” ...

本文翻译自Cadence “Breakfast Bytes Blogs”专栏作者 Paul McLellan 文章 “ Sigrity Aurora: In-Design Analysis “。 space Cadence最新发布的Sigrity Aurora工具将Allegro®用户体验与Sigrity引擎的强大功能相结合。借助这项新工具，设计团队能够在Allegro单一环境中实现：初步探索、设计、仿真分析、最终验证和签...

在大约 138 亿年前的创生之初，我们的宇宙在 0 到 10-43 (10^(-43))秒的短短时间里产生和释放了大量的热量或能量，这在理论上得到了各种模型和测量数据的支持。自那以后，宇宙中各种各样的物理机制一直推动着能量不断转化为其他形式或者转化回热量，大到太阳中的核聚变，小到电子设备中计算机芯片上微型晶体管的自发热。而为了让每个系统都运行良好，无论是像病毒一样的活体，还是像智能手机一样的人造设备，工作温度范围都是与系统敏捷性息息相关的最重要因素之一。因此，在能量输入和输出的各种预期条件下，能...

图 1：基于 PCIe 的高性能显卡 为了应对计算密集型工作负载，数据中心行业领域趋势正在向异构计算发展。该趋势同时推动着相应软件解决方案的开发，以便在具有不同核心和内存配置的多台计算机之间分配工作负载。伴随着高速计算而来的是对高速数据传输的需求：PCIe 总线是一种针对数据传输的关键性促成技术，其最新一代标准（4.0/5.0）大大提升了带宽并降低了延迟。 尽管从数据吞吐量的角度来看这很有吸引力，但是这些性能方面的提升也带来了巨大的信号完整性（SI）设计挑战。为了应对 PCIe 4.0/5.0...

本文翻译、转载自2019年9月发布于Signal Integrity Journal的文章《On-Board Decoupling Capacitor Optimization》。 电源完整性（PI）分析的目的是确保系统中所有芯片供电充足且稳定。随着印刷电路板日益复杂、系统尺寸持续减小，确保关键芯片的电源稳定变得越来越重要。设计阶段尽早优化其位置和数值将降低后期设计变更或电路板重新设计的风险。通过将电源网络的阻抗保持在特定目标[1]以下，可以确保关键芯片的供电稳定。 去耦电容可以在一定频率范围内...

布线阶段如何减少重复性机械劳动？让工具处于最佳使用状态，为您赢得设计思考和规划的时间。 布线设计并非连连看，熟悉布线设置、实现成组布线，都能使布线工作事半功倍，从而交付高质量的PCB设计作品。 微信后台回复关键词“PCB全流程”即可get完整课程计划与资料汇总页面链接，快快添加收藏吧~ 点击图片可查看清晰大图， 点击此处 下载PDF版完整内容 “极致PCB设计全流程网课计划”第五期实战直播 识别下图二维码，立刻报名！ space 相关内容...

布线阶段如何减少重复性机械劳动？让工具处于最佳使用状态，为您赢得设计思考和规划的时间。 布线设计并非连连看，而是设计思路的物理实现，有了设计思路+系统规划，才能交付高质量的PCB设计作品。 微信后台回复关键词“PCB全流程”即可get完整课程计划与资料汇总页面链接，快快添加收藏吧~ 点击图片可查看清晰大图， 点击此处 下载PDF版完整内容 极致PCB设计全流程网课计划”第五期实战直播 识别下图二维码，立刻报名！ space 相...

多层板设计时，我们肯定都希望能一次性完成完整平面的设计、一次性消除密间距器件的DRC、一次性完成微孔+埋孔协同fanout……本期技巧篇内容将帮助我们轻松达成这些目的。 微信后台回复关键词“PCB全流程”即可get完整课程计划与资料汇总页面链接，快快添加收藏吧~ 点击图片可查看清晰大图， 点击此处 下载PDF版完整内容 “极致PCB设计全流程网课计划”第四期实战直播 识别下图二维码，立刻报名！ 相关内容 ...

布局布线是PCB设计的物理实现环节，在本期内容和接下来的第五期内容中，我们将聚焦于如何利用布局布线规划来减少重复劳动，提升设计效率，将有限的时间用在“刀刃”上。 微信后台回复关键词“PCB全流程”即可get完整课程计划与资料汇总页面链接，快快添加收藏吧~ 点击图片可查看清晰大图， 点击此处 下载PDF版完整内容 “极致PCB设计全流程网课计划”第四期实战直播 识别下图二维码，立刻报名！ sp...

本期技巧篇内容与大家分享规则管理器（Allegro® Constraint Manager，简称CM）中输入数据的几个细节操作以及“信号不允许表层布线”的规则设置: 对于复杂PCB设计，规则比较多，规则设置更是一大挑战。关注CM中的细节操作，既能让您的设计更加高效，也可以避免数据输入失误 对于特殊设计——信号不能表层布线，通过本期技巧，为它们赋予相应规则，实现精准控制 关注微信公众号“Cadence楷登PCB及封装资源中心&...

规则驱动设计理念：通过正确抽象、完整设置的规则，为PCB设计质量保驾护航。 设计过程中，保证设计者的行为正确是至关重要的，如果规则出现问题，那么过程执行得再好都无济于事。 Good、Better、Best、Super，如果在这些级别中选出最贴切我们对Constraint Manager使用程度的描述，您会是在什么级别呢？ “极致PCB设计全流程”第三期基础篇“有效进行规则设置”为您解答。 关注微信公众号“Cadence楷登PCB及封装资...

在PCB设计过程中，一些工具使用技巧的掌握，能够让我们的设计事半功倍。 “极致PCB设计全流程”——第二期 技巧篇：“有效利用格点系统”将跟大家分享“env+快捷键设置+格点系统”的联合应用，不仅使设计更加便利、高效，还能确保PCB中相同模块的设计一致性。 关注微信公众号“Cadence楷登PCB及封装资源中心”，在微信后台回复关键词“PCB全流程”即可...

当布线过程中或者布线结束时，发现器件布局不合理，我们将进行繁琐的调整工作。对于复杂PCB，这个调整可能会占用我们整个上午的时间，甚至更久。 如果设计者在布局开始时，设定了DFx的相关规则，那么这种问题出现的概率将大幅下降，有效提升设计质量和效率。 “极致PCB设计全流程”第二期基础篇“DFx规则设定”为您详细指导。 关注微信公众号“Cadence楷登PCB及封装资源中心”，在微信后台回复关键词“PCB全流程&rd...

设计图纸导入 之后，我们即将启动PCB设计，如何使我们的设计过程能更加得心应手？ 请紧跟我们的学习内容，本期将分享设计工具的参数设置，使我们更好掌控设计（演示工具为Allegro® PCB Designer软件）： 根据设计需求，定制适用的最佳视窗及参数 根据连接关系不同，设置鼠线颜色 鼠标悬停时，显示强相关信息 关注微信公众号“Cadence楷登PCB及封装资源中心”，在微信后台回复关键词“PCB全流程”即可get完整课程计划与资料汇总...

PCB设计启动，原理图、结构图的设计信息导入PCB设计工具时，您是否会有以下疑惑： 执行命令时，每个选项有什么意义？ DXF、IDX…这些文件都是什么？ 如何选择才能保证快速高质量完成PCB设计？ “极致PCB设计全流程”第一期基础篇“设计图纸导入”为您答疑解惑。 关注微信公众号“Cadence楷登PCB及封装资源中心”，在微信后台回复关键词“PCB全流程”即可get完整课程计划与资...

“工欲善其事，必先利其器”，我们要高质高效完成PCB设计，除了有效的规划及设计策略外，还必须深入理解工具的使用方法和设计技巧。只有夯实这些基础，我们才能真正避免“重复劳动”，提升设计质量和效率。 娴熟的PCB设计者，可以将更多时间分配于传输线理论、SI/PI、电磁场等理论知识的研究，做更深层次的PCB设计。 为了兼顾不同观众的需求，今年我们采用“理论知识 + 实战演示”，的方式，循序渐进地与大家在线分享PCB设计各个阶段的基...

文章翻译自Cadence博客“ Designing a Complex Leadframe Package? See How SiP Layout Tool Can Cover All the Steps” 。 space 随着技术的发展，引线框架封装设计变得越来越复杂。新材料和制造工艺的出现，使得封装中可以有更多有源和无源元件，同时新的接合能力扩展了可用引脚数量。 与此同时，信号完整性、电源完整性和 温度完整性 挑战也随之增加。以前可以在机械CAD工具中完成的简单设计，现在需要...

本文由Cadence经销商之一的北京耀华创芯电子科技有限公司整理撰写。耀创科技专注于电子设计自动化（EDA）服务，在引进国外先进EDA工具的同时，针对中国市场特殊性，与Cadence公司合作，在国内最早提出了电子设计与数据管理平台概念，开发出具有自主知识产权的电子电气设计集成数据管理平台，极大加速了板级产品的标准化设计流程，覆盖从优选元件选控、协同设计输入、在线检查分析、标准化文档输出及PLM/PDM系统集成，获得业界一致好评。同时提供除软件使用培训之外的项目陪同设计服务，“与客户共...

space Sigrity 2019主要性能升级 新系统级分析工具：Celsius Thermal Solver 系统级电热协同仿真 Sigrity 2019版本引入Cadence® Celsius Thermal Solver工具，可以为从集成电路（IC）到实体外壳的整个电子系统体系提供完整的电热协同仿真。 Celsius Thermal Solver工具使用创新的多物理场技术来检测和解决热合规问题。通过将固体结构的有限元分析（FEA）与流体的计算流体力学（CFD）相结合，仅使用...

大家好，我是Principal Customer Engagement Engineer江亮，从事射频前端模块设计七年，先后受聘于Qorvo，RDA等多家射频半导体研发企业。熟悉射频前端模块设计的全流程，拥有丰富的射频模块设计经验，曾主导、参与设计了多款产品，包括功率放大器，天线开关，低噪声放大器，耦合器等前端模块电路，并投产取得商业成功。 众所周知，随着5G的商业化演进，射频前端模块的设计越来越复杂，越来越多的不同工艺的裸片将集成到一个封装模块中，集成化小型化的需求导致设计的流程越来越复杂，并...

本文由Cadence的北美经销商EMA Design Automation撰写。 space 当我们完成设计并将其送到制造厂后，如果我们的产品存在大量可制造性设计（DFM）错误，那么便会造成产品搁置。这种情况不仅令人沮丧，而且代价高昂。 在项目早期尽早考虑制造问题有助于降低成本、缩短开发时间，并确保设计顺利过渡到生产阶段。相反，若不这样做，便会造成不良后果。 凭借多年的行业经验，我们总结了7大妨碍PCB可制造性的主要DFM问题。虽然以下列出的部分内容是设计方面的最佳实践，但还有一些是由制作/制造...

本文翻译节选自Cadence "Breakfast Bytes" 专栏作者Paul McLellan文章“ CDNLive China 2019 “。 space CDNLive China 2019大会于2019年8月15日在上海成功举办。大会由Cadence中国及东南亚区总经理徐昀致开幕辞，接着由全球总裁Anirudh Devgan向大家介绍Cadence创新的 “智能系统设计（Intelligent System Design）” 战略。 图1...

本文转载自Semiwiki.com。 许多电子产品的创意都是从草图开始，然后在Visio或PowerPoint中绘制图表，最后再进入特定的EDA工具中进行设计。但是，这种方法使得纯图形工具绘制的图与EDA工具的设计之间存在很大的脱节，由于没有发生数据链接，所以在规范进行了更改后无法实现一致性和自动化。需求是前进的动力， Cadence® Allegro® System Capture 工具可将对PCB系统级设计的需求转化为现实功能，不妨请 Cadence的Gary Hinde来为大家...