• Skip to main content
  • Skip to search
  • Skip to footer
Cadence Home
  • This search text may be transcribed, used, stored, or accessed by our third-party service providers per our Cookie Policy and Privacy Policy.

  1. Blogs
  2. PCB、IC封装:设计与仿真分析
  3. Chiplets——重新定义系统设计
Sigrity
Sigrity

Community Member

Blog Activity
Options
  • Subscribe by email
  • More
  • Cancel
SI
PI
Chinese blog
电源完整性
chiplets
异质集成
中介层提取
系统设计
IC封装设计
多芯片设计
高级封装
基于chiplets的系统
中文
Sigrity
信号完整性

Chiplets——重新定义系统设计

5 Apr 2019 • Less than one minute read

当下,电子行业经历着系统设计的新范式转变:传统的单片SoC电子系统设计思路正逐渐转变为使用chiplets(即“小芯片”)和高级封装技术的多芯片设计方法。这种逆转思维为系统设计开启了一个新的时代。

什么是chiplets和基于chiplets的系统?

Chiplets的概念其实已存在了几年,随着高级互连和封装技术的日趋成熟,人们对它的关注越来越大。Chiplets是已知的良好芯片,通常具有单一特定功能,并且包含具有小型微缓冲器的封装器、级别转换能力、启用测试,以及利用诸如高级接口总线(AIB)的通信接口。Chiplets可以被理解成是经过设计和制造工艺优化的专用硅块或IP块。这使得它们可以被设计得尽可能小,从而增加其产量并最小化成本。

图一:由中介层上多个chiplets组成的基于chiplets的系统

(点击查看大图)

通过选择性地混合及匹配chiplets,我们可构建出满足所需要求的高性能系统。这种新的设计方法类似于用IC设计PCB,因此需要 “系统设计” 而非SoC IC设计方面的专业知识。基于chiplets的系统可以从根本上实现单片SoC方法所无法实现的不同衬底材料和工艺技术(Si, InP, GaAs, SiGe, GaN等)的异质集成,这为当今的电子系统提供了所需的优势。从历史上看,这些设备的异质集成发生在芯片级,在被称为多芯片模块(MCM)的封装基板上,如图2所示。而MCM方法的缺陷则是引入了与带宽和延迟相关的性能限制,同时增加了尺寸、重量、功耗和组装成本。

 图2:用于集成的MCM方法(点击查看大图)

基于chiplets的系统将如何推进产业发展?

首先,基于chiplets的系统可以降低系统的成本。在7nm这样的先进工艺节点上,SoC方法很快就会变得成本高昂,尤其是在芯片包含不能随着工艺技术扩展的模拟电路和大功率I/Os而体积较大的情况下。基于chiplets的系统则可以轻而易举地避免这一问题,其方法是将电路分割成独立的小芯片功能,各功能针对自身的功能和工艺技术进行优化,从而最小化chiplets的尺寸、提高产出并降低成本。此外,基于chiplets的系统还可以通过使用已知的良好芯片来降低开发和验证成本。

第二,基于chiplets的系统可以使公司在年单位产量适中的市场上设计高性能的解决方案。在过去,只有在市场上拥有巨大销量(如手机)或售价较高的公司才能真正负担起SoC。但是对于许多市场而言,产品的销量并不足以支付SoC的掩模成本。对于规模较小的市场,chiplets + interposers是切实可行的、具有吸引力的方法。

第三个优点则是如前文所言,与从头开发SoC想比,基于chiplets的系统可以加速上市时间。尽早推出产品,特别是第一个占领市场的公司可以大大提高潜在收入、增加市场份额、扩大竞争优势。基于chiplets的系统还有其他很多优点,例如IP重用、灵活设计、低成本定制、设计分发等对于系统公司非常有力的特点。

 图3:Cadence Sigrity SystemSI 兼顾电源的信号完整性分析(点击查看大图)

使基于chiplets的系统成功的一个关键是确保中介层和封装的设计正确。这些中介层将被多个高速信号、时钟、数据总线和地址通道填满,从而使信号和电源完整性成为正确运行的必要条件。Cadence的Sigrity工具可以帮助您进行信号完整性和电源完整性分析,并对中介层和封装设计进行提取以实现首次设计的成功。Sigrity工具的一个巨大优势是其包含兼顾电源的提取和分析,这对于在紧密封装的基于chiplets的系统中获取正确结果至关重要:因为在基于chiplets的系统中,信号反射、串扰和同步开关噪声很容易受到中介层电源网络中电源和接地阻抗的影响。不妨了解下我们的解决方案,Cadence已准备好在基于chiplets的系统设计的新时代为您提供强有力的支持。

*原创内容,转载请注明出处:https://community.cadence.com

space

欢迎订阅“PCB、IC封装:设计与仿真分析”博客专栏,

或扫描二维码关注“Cadence楷登PCB及封装资源中心”微信服务号,更多精彩内容期待您的参与!

space

联系我们:spb_china@cadence.com

© 2025 Cadence Design Systems, Inc. All Rights Reserved.

  • Terms of Use
  • Privacy
  • Cookie Policy
  • US Trademarks
  • Do Not Sell or Share My Personal Information