DesignCon：Cadence与IBM联手讲授高级IBIS-AMI技术

本文翻译自Cadence "Breakfast Bytes" 专栏作者Paul McLellan文章 "DesignCon: Cadence teaches AMI and IBIS"。

space

在前不久结束的DesignCon上，Cadence及其客户IBM就32 GT/s及以上的高级IBIS-AMI技术做出了演讲教程。

IBIS-AMI技术让我想到了一个很好的类比：降噪耳机。如果我们想把音乐从智能手机（发射器）传输到大脑（接收器）而不被噪音干扰，降噪耳机是我们的不二选择。在播放音乐时，降噪耳机会对周围的环境声音进行采样并输入适量的负片来抑制背景噪声。通过计算环境噪声在到达耳膜时对声音的影响，传输信号会被调整以进行补偿。

与降噪耳机相比，SerDes发射器和接收器的工作原理更为复杂，但有一点是相同的：计算出通道会增加什么失真，然后在发射器上进行补偿。还有一系列额外的问题需要在接收器进行处理，这相当于在大脑中进行音频处理。如下方眼图，接收器有两大工作需要完成：一方面确保有正确的电压水平以区分0和1，另一方面确保时序位置位于眼图的中心。由于以上两方面是移动变化的，因此我们需要自适应均衡，而不是在设计时固定所有参数。

IBIS和AMI

20多年以来，IBIS都是通道建模标准，AMI则是算法建模接口。Cadence参与了这两个规范的制定，因此由Cadence的Ken Willis、Kumar Keshavan、Mehdi Mechaik和Ambrish Varma，以及IBM的Greg Edlund来对此做出演讲教程再合适不过。

该教程分为几个部分，由不同专家介绍不同领域：

• 通道仿真基础
• 均衡
• 时钟数据恢复
• 自适应均衡
• 抖动

演讲开篇描述了使用传统方法的动机，即使用电路仿真器。这种方法在并行接口时代是可行的，因为并行接口速度较慢且不需要运行很多位来验证是否可以工作。而今，我们使用IBIS/AMI和通道仿真：

• 多千兆串行链路需要通过大量的数据流量才能获得可靠的眼图
• 多千兆串行链路需要通过大量的数据流量来提供足够的样本以精确预测BER（误码率）
• 多千兆SerDes设备通常使用自适应均衡，这需要通过大量的数据流量才能稳定和锁定（可能需要数十万位，这就是为何电路仿真不符合当今要求）
• 在10年的时间里，数据传输速率从5 Gbps提高到了32Gbps，使得一切更加复杂，未来的设计目标是400Gbps到1Tbps（Cadence已有112G的SerDes正常工作，详情请见 "The World's First Working 7nm 112G Long Reach SerDes Sillicon" 一文）

因此，为了准确地仿真多千兆串行链路，我们需要使用快速准确的仿真模型来对非常大的位流进行仿真。在使用自适应均衡时，由于在接收器锁定前无法获取有用信息（例如眼睛是否睁开），我们需要舍弃大量仿真中的第一部分。

均衡

（点击查看大图）

上图显示了为何需要均衡。左侧是要传输的串行数据，中间是通道的频率响应（高频衰减很多，但并非简单的线性响应），右侧则是到达接收器的信号。可以看到存在大量失真且数据难以恢复（例如，左边的黑色箭头是0，右边的是1，但是1的电压低于0的电压）。尽管传输是自同步的，但是从失真的波形中也很难将时钟恢复。

（点击查看大图）

解决方案则是增加均衡。按顺序，从发射器到接收器的均衡链依次为：

• FFE是前馈均衡器，通过在发射器上增加预加重或去加重来补偿通道
• AGC是自动增益控制，通过在接收器增强输入信号（也同时增强噪声），使下一阶段AGC以输入信号为中心
• CTE或CTLE是连续时间线性均衡器，它衰减低频信号分量，并在奈奎斯特频率附近放大信号分量
• DFE和CDR是判决反馈均衡和时钟数据恢复。这是最后处理信号以恢复数据值流和时钟的部分。反馈方面是，每隔几个（用户控制的）时钟ticks，使用中的参数就会根据之前的决策进行更新。随着时间的推移（32G的信号不会以正好32G的速度运行），电压（用来决定给定电压是0还是1的值）将发生变化。DFE和CDR使信号方差保持在可控范围内（DFE用于信号电平鉴别，CDR用于检测始终边缘的分布）。

（点击查看大图）

上图显示了目标。蓝色阴影区域显示信号的去向。中间的白色眼睛是睁开的，意味着DFE工作良好（在垂直电压方向上不让信号进入眼睛），同时CDR也工作良好（在水平时间方向上不让信号进入眼睛）。如果眼睛是睁开的，那么数据值和时钟就可以恢复，整个SerDes传输工作正常。一些较新的标准，如DDR4和即将发布的DDR5，定义了眼睛内必须始终保持清晰以满足标准的区域。

发射器均衡

（点击查看大图）

既然不能使用电路仿真，那么我们需要做的第一件事就是……电路仿真。我们需要在设置的输入（发射器输出阶段、通道、接收器输入阶段）上设置一个步骤函数，并测量响应。几乎令人惊讶的是，单次仿真就包含了测量通道引入的失真所需的全部信息。因此，就像降噪耳机一样，我们可以在发射器中进行补偿。上图为电路仿真。

（点击查看大图）

FFE由被放入AMI模型的抽头系数和预置值组成，以确保良好的信号通过通道。上图显示了顶部的输入信号和底部的接收器（在完成所有接收器均衡之前）的值。蓝色表示无均衡化的效果，绿色和红色表示经过两个抽头值的效果。

接收器均衡

（点击查看大图）

接收器的第一阶段就是AGC（自动增益控制），它将波形电压集中起来为下一个均衡阶段做准备。如上图所示。

（点击查看大图）

CTE（或CTLE）用于“挤压”0和1的电压分布以保持眼睛睁开，由于其功耗低于DFE，因此使用的标准更老、速度更慢。早期的USB、MIPI和其他版本只要在接收器上使用CTE即可；而更高的带宽则要求DFE。

（点击查看大图）

DFE和CDR共同工作。CDR恢复时钟，而在DFE期间则需要恢复的时钟来获取数据并定期调整均衡。另一方面，CDR需要DFE清理的信号来恢复时钟。这种协同工作的方式，是接收器 “锁定” 并恢复良好的时钟和数据、睁开眼睛之前，需要花费数万或数十万位的原因之一。

CDR必须定位采样点，即波形的 “中心” 。这是自适应均衡的基本出发点。它既要承受一定的抖动，又要在输入信号漂移时消除低频抖动。CDR有两种类型，称为bang-bang和Müller。CDR识别眼睛中心、过滤掉不相关的（高频）抖动、拒绝低频抖动（从长远来看移动时钟窗口）、在大量样本（如16或48）中CDR判断大多数样本是否为早期或晚期（时钟转换在窗口中过早或过迟），然后缩放以进行调整。这以前是用（线性）模拟电路完成的，而今全是数字电路。

关键的权衡在于眼睛睁开和抖动容忍之间。如果调整的很快，那么就会有更大的容忍度，代价则是眼睛变小。较慢的调整可以得到更大的眼睛，然而抖动的容忍度则会下降。

（点击查看大图）

自适应均衡链对通道损耗、温度、半导体工艺极值和电压进行补偿。但是不对串扰、高频电源噪声和EMI进行补偿。每个均衡器都以它自己的速率对每N个位进行自适应处理，当均衡器最靠近封装和AGC时变得最慢；当均衡器最靠近锁存器和DFE时也变得最慢。

训练

（点击查看大图）

一个显而易见的问题是如何初始化这些均衡器参数。在此，AMI/IBIS与从接收器到发射器的反向通道一起使用（实际上并不存在），以关闭发射器和接收器之间的循环。

上文提到均衡器适用于工艺的PVT极值。但是实际上，这些参数并不存在于模型中。有一种假设是，如果某种适应性适用于其他所有事物，那么它也可以用于工艺极值，但这可能有点牵强而需要实际验证。

*原创内容，转载请注明出处：https://community.cadence.com。

space

欢迎订阅“PCB、IC封装：设计与仿真分析”博客专栏，

或扫描二维码关注“Cadence楷登PCB及封装资源中心”微信公众号，更多精彩内容期待您的关注！

space

联系我们：spb_china@cadence.com