PCB设计团队如何在布线之前发现并解决信号完整性问题

PCB设计团队面临的一个主要挑战是如何确保设计的按时签发。由于信号完整性工程师通常只能在设计周期的后期发现问题并提出更改要求，设计师们于是不得不一遍又一遍地重复设计 - >布线 - >重新布线这一循环。当SI专家发现与基本反射相关的SI问题如不正确的布线拓扑结构、丢失的终止信号、过冲、回铃或延长的延迟建立时，设计师们的工作则必须重头再来。这一切都令人感到沮丧，特别是当SI专家知道这些基本问题其实可以更早地得到解决。

在设计后期发现问题，意味着设计团队之前投入的布线精力都白费了，他们别无选择，只能从头开始重新布线，这大大加重了他们的工作量。重新布线完成后，PCB设计人员又将经历一轮新的SI专家分析审查，至于修改能不能通过却仍是一个未知数。

这种无用功和辛苦只是针对PCB设计人员吗？当然不是！SI专家不仅要一次次地向PCB设计人员传递坏消息，重复的SI基本仿真更消耗了他们的精力：他们本可以把时间应用在更需专业知识的详细的电源感知的SI分析上。

如此布线 - 分析 – 再重复的恶性循环到底有没有解决方案？ 如果我们能够在PCB布线之前找到所有基本的信号完整性问题会怎么样？

与传统的“预拉线”连接的曼哈顿布线距离传输线不同，该解决方案的传输线长度基于布线规划并且更加真实，并考虑了拓扑结构的实际设计意图（菊花链，星形，飞越）。通过在设计流程中添加SI分析，合理精确的板级预布线分析可以在设计周期的早期检测到大多数类型的信号完整性问题。

该解决方案为PCB设计人员提供了编辑布局的机会，这些编辑如果在布线后再进行将使人十分痛苦。同时，在布线前仍有足够的空间时允许PCB设计人员添加更多终端也可以帮助他们节省大量工作。通过将这种预布线功能结合到设计方法中，我们可以及早找到并解决许多信号完整性问题。解决了这些基本SI问题后，SI专家将有更多的时间来研究设计全局布线时可能出现的串扰和SSN问题。

想知道基本的SI问题是怎么被一步一步解决的吗？

欢迎点击观看Sigrity 技术小贴士：如何在尚未布线的电路板上发现信号完整性问题（所演示工具为Allegro Sigrity SI Base）。

*原创内容，转载请注明出处：https://community.cadence.com。

space

欢迎订阅“PCB、IC封装：设计与仿真分析”博客专栏，
或扫描二维码关注“Cadence楷登PCB及封装资源中心”微信公众号，更多精彩内容期待您的参与！

space

联系我们：spb_china@cadence.com