如何利用Virtuoso平台高效精确地设计一款射频前端模块电路（一）

作为一名射频前端设计的工程师，大家肯定都有过这样的疑惑：我究竟是做IC设计的，还是做板级电路设计的？如果是前者，为什么我们做仿真不跑corner，不跑蒙特卡罗，甚至连个精确的晶体管模型都没有，每天要花大量的时间在实验室里面做调试工作。锡膏，烙铁，镊子是我们每天都要见到的好朋友。如果是后者，我交付给客户的必须是一片没有任何瑕疵的芯片，每一个管脚都要正确定义，每一个指标都要严格过关，甚至还要帮助客户负责外围电路的设计和调试。

但不知大家想过没有：我们为什么会有这样的疑惑？为什么我们不能像普通的CMOS集成电路设计流程那样：搭框架->跑仿真->调参数->投片- >封装测试->交付？为什么我们不能把主要的设计精力花在仿真阶段，通过对电路的精确设计和参数的精准把握定位问题，分析问题，解决问题。而需要花费大量的精力在实验室里面，面对各种未知的情况，通过反复的估计，猜想，验证来进行调试？而大量测试仪器的花费，也是一笔不小的开支。    

图1：繁琐的实验室调试

面对摩尔定律的终结，异质集成电路由于其优良的性能及强大的兼容性越来越被业界重视。作为异质集成电路的先驱，射频前端模块一直是其中最重要的一个组成部分。麻雀虽小，五脏俱全。一个几毫米乘几毫米的前端模块里面，包含了好几种不同工艺的裸片：CMOS，GaAs，SMD，SOI，IPD,  MEMS等等。而从数量上来讲，好几片甚至十几片尺寸不同，材料不同，厚度不同甚至封装工艺不同的裸片要放到一个封装中，还要通过各种高低温可靠性测试，这无论对设计者还是封装测试的人来讲，都是一个极大的挑战。

图2：不同工艺裸片构成的前端集成模块

而从电路仿真上来讲，无论是晶圆厂，基板厂还是封装厂，甚至小到一个普通的SMD器件的生产厂商，都无法从根本上提供一个精确而有快速的仿真模型。一是因为射频功率电路本身的复杂性，电路的性能与其存在的环境强相关：电磁环境，热环境，材料环境等等。单单靠某一厂商的努力，即使提供了所谓精确的仿真模型，也无法保证在实验室或者客户的环境下的各种性能优良。二是因为本身模型提取的难度，因为无论器件的RF模型还是热模型，都与电路的Layout 强相关。而如何定义模型与仿真工具的边界也是一个业界的难题。

图3：电路工作中复杂的电热环境

同时，也有一些EDA工具厂商针对这些问题给出了一些解决方案。但目前依旧没有任何一个完整的设计仿真平台能够将这些设计，仿真，版图工作放到一个统一的集成环境下来完成。工程师需要在不同的工具平台间不停切换，进行大量的数据导入导出的工作。这也是一个费时费力的工作，极大的降低了工程师的工作效率。

图4：前端射频模块设计中需要不同设计仿真平台之间的切换 （点击查看大图）

由此可见，要想在仿真阶段完成主要的射频前端电路的设计，需要整个业界的共同努力。而作为EDA行业的领跑者，Cadence目前推出一款基于Virtuoso平台的射频前端全集成设计仿真工具，针对射频前端设计的各种问题，基本解决了从设计到仿真的一体化问题。并与各大晶圆厂合作，共同研发与他们工具相兼容的器件模型及PDK，从而达到真正的协同仿真。

关于如何利用Virtuoso平台实现这一目标，我们将在未来的几篇文章中陆续展开，请大家继续关注我们。

*原创内容，转载请注明出处：https://community.cadence.com

space

欢迎订阅“PCB、IC封装：设计与仿真”博客专栏，

或扫描二维码关注“Cadence楷登PCB及封装资源中心”微信服务号，更多精彩内容期待您的参与！

space

联系我们：spb_china@cadence.com