CadenceTECHTALK: 3D-ICインターポーザ―向けSignal Integrityソリューション

3D-IC設計では、熱や電力供給, シグナル・インテグリティ(SI)を早期に解析する必要があります。このCadenceTECHTALKでは、ヘテロジニアス・チップレットを解析するプロセスを紹介します。3D FEM抽出によって正確にモデル化されるシリコン設計データから始まる統合ワークフローについて学ぶことができます。

CadenceのプロダクトマネージャーのディレクターであるGary Lytle氏が、Cadence Multiphysics解析製品(Clarity, Celius, EMX Planar およびSigrity) について語ります。 このプレゼンテーションでは、これらのツールを組み合わせて3D-IC インターポーザーのSI解析/検証について説明します。 Cadence のプリンシパル・プロダクトエンジニアである Kanchan Vaidya氏 が、後にインターポーザー マルチブロック解析とClarity ツールについて語ります。

Cadence Clarity 3D ソルバーには、デガスホールなどの複雑な構造を効率的にインポートして解決する独自の機能があります。正確なインターコネクトモデルをIBIS I/Oモデルと接続してSI解析を行い、高速信号がコンプライアンス・テストを満たしていることを確認できます。マルチブロック解析におけるClarityの使用について詳しくは、最新CadenceTECHTALKのSolution for 3D-IC Interposer Signal Integrityをご覧ください。Clarity 3D Solverの詳細については、こちらをご覧ください。

ブログの購読登録(無料)を行うと、最新記事公開の通知がメールでお受け取りいただけます。画面右上のSubscriptionsより、ぜひご登録ください。

登録方法は、こちら よりご確認いただけます。

この記事に関するお問合せは、cdsj_info@cadence.com までお願いいたします。

Author: Tanushri Shah

Translator: Takuya Moriya

このブログの英語版は こちら より